當今的電子市場需要將小型化印刷電路板 (PCBS) 上的多種高速功能整合到一塊板上，導致設計人員將佈線非常靠近地放置在一起，以優化封裝和空間。 這種接近可能會導致意外的電磁場耦合，這種現象稱為串擾（見圖 1）。

圖 1：PCB 上存在潛在串擾問題的相鄰線路的圖形表示。

儘管高密度封裝不可避免，但不應違反與 PCB 佈線相關的某些 PCB 設計規則，以避免潛在的串擾和電磁幹擾/相容性 (EMI/EMC) 問題。

（在以下各節中，短語「關鍵網路」是指 PCB 上的高速時脈/數據線、重要感測器線等，取決於 PCB 的應用。）

規則 1：I/O 網路附近的關鍵網絡

查看與 I/O 線相關的關鍵網路的接線非常重要，因為雜訊很容易透過進出 PCB 的這些 I/O 線耦合到電路板（請參閱圖 2）或傳送到電路板。

圖 2：關鍵網路和 I/O 網路佈線距離較近的場景示意圖。

透過 I/O 線進入電路板的任何雜訊都有可能耦合到承載重要資料/時脈訊號的關鍵網絡，這基本上是 PCB 抗擾度問題（圖 3A）。以類似的方式，關鍵網路承載的任何高速訊號都可以耦合到I/O網絡，並最終透過板外的I/O線傳輸到外界並傳輸到系統中的其他模組。原則上，這將是 PCB 的輻射問題（圖 3B）。

圖 3A（左）和 3B：因關鍵網路和 I/O 網路靠近而導致的潛在 EMI/EMC 問題

規則 2：暴露的臨界走線長度

短波長高速PCBS(> 100MHz），任何關鍵網路的電氣長度（見圖 4a）都足以使其成為有效的輻射源，特別是當暴露於頂層或底層時。 這種不必要的輻射可以耦合到任何相鄰的電纜，甚至耦合到靠近該電纜的設備中的電纜。 我們建議將關鍵網路埋在 PCB 內層的實體平面之間，如圖 4b 所示。 這有助於將場與線路隔離，並避免串擾或 EMI 形式的任何意外耦合。 如果這些關鍵網路必須暴露在外層，則暴露部分的長度應盡可能小。 這是因為裸露電線的長度越短，它們發出的輻射就越少，因為如果它們的電氣尺寸很小，它們將成為低效率的天線。

無花果。 4A（左）和B：平面之間暴露或封閉的關鍵網絡圖

規則3：關鍵差異網路匹配

理論上，差分對傳輸大小相等但極性相反的訊號，因為它們產生的 EMI 相互抵消或可以忽略不計。 然而，只有當線對中的線長度相同並且彼此盡可能對稱地接近時，這才有效。 違反其中任何一項都可能導致共模雜訊和 EMI 問題。 這是一個值得關注的問題，特別是對於承載高頻關鍵訊號的差分網絡，因為 EMI 會增加所承載訊號的頻率。 圖 5 顯示了以正確/不正確方式對 IC 封裝和電路板上的出口點（連接器）之間的關鍵差異對進行接線的幾個範例。

圖 5：返回在參考平面中分割的目前路徑

關鍵差異網絡匹配：模擬以及與實際測試要求的關係

在圖 6A 和 6b 的 PCB 範例中，我們有一個簡單的情況，其中差分對以兩種不同的方式在 PCB 上接線：對稱和非對稱。 在這兩種情況下，在 SIwave 中，它們的一端由差分電壓源激勵，另一端由負載連接。

圖 6A（左）和 B：PCB 上佈線的差分對範例

我們在這兩種情況下都進行了近場分析。 在採用差分對對稱佈線的 PCBS 中，近場電平低於其非對稱佈線的近場電平，如圖 7 和 7 所示。圖XNUMXA和XNUMXb。

無花果。 7a（左）和 B：近場 @ 597.45 MHz，具有對稱和非對稱差分對網絡

假設我們要根據 EMI/EMC 法規 AIS 004（印度）或 UNECE R10（歐洲）輻射發射要求來測試 PCB。圖8顯示了在1 MHz - 30 GHz頻率範圍內距離PCB 1 m處模擬遠場的比較分析。請注意，不對稱差分對的情況會使發射電平增加約 8 至 10 dB，並且還會導致不符合 563.50 MHz 及更高頻率。

圖8：1m輻射對比

SIwave 在 PCB 層級的模擬能夠及早識別此類 EMI 問題，這有助於在 PCB 設計用於物理測試甚至更高層級的模擬之前對其進行最佳化。

免責聲明：本文轉載自《電子森林》，本文僅代表作者個人觀點，不代表薩克威及業界觀點，僅供轉載分享，支持保護知識產權，轉載請註明原始出處以及作者，如有侵權，請聯絡我們刪除。