新聞
新聞
綜合規模和尺寸
2022-04-02 1395


01 
整合規模




規模,一般理解為
尺寸, 測量的長度,規定的限度,它可以擴展到規範和法規。本文中尺度是指所描述物體的大小或尺寸。根據從小到大分析積分尺度,我們從最小的基本粒子開始吧!

1.基本粒子    

人類已知的世界由61種基本粒子構成。

基本粒子共有61種,分為夸克、輕子、玻色子。 (玻色子)三類。

其中,只有電子、光子和中微子是自然界中存在並能作用於宏觀世界的穩定粒子。著名的夸克被限制在質子和中子等複合粒子中,生命無法釋放出來。

電子 (輕子):電子是人類最充分認識且最廣泛應用的基本粒子。如今,現代科學技術基本上都是圍繞著電子技術的。如果沒有電子,整個世界就會停滯不前。 (輕子):電子是人類最充分了解且最廣泛使用的基本粒子。如今,現代科學技術基本上都是圍繞著電子技術的。如果沒有電子產品,整個世界就會停滯不前。

光子 (玻色子):光子比電子應用更早,自古以來就有應用。如今,從日常生活到最新的科學領域,光子都不可或缺。

中微子 (輕子):中微子很難探測,因此被稱為神秘粒子。雖然目前它們的應用還不廣泛,但它們被視為一種具有巨大潛力的粒子。它的速度極快,接近光速,可以暢通無阻地穿過一切物體。未來可應用於中微子通訊、地層掃描等領域。
而那些自然界中不能獨立存在的基本粒子,不能直接和宏觀世界打交道,所以不能實用,對人類的影響也遠小於電子、光子和中微子。

2、原子    

我們將其放大到原子。

在已知的118種元素中,有92種元素來自自然界,其餘元素都是人工合成的。代表元素的最小單位稱為原子,不同的原子組成不同的物質。

原子的結構是由原子核和圍繞原子核運動的電子組成的。原子核僅佔原子體積的千億分之一。因此,原子體積由核外電子決定。

電子具有波粒二象性。它不像宏觀物體的運動那樣有確定的軌道。我們無法預測它在某一時刻會出現在核外空間的什麼位置。我們只知道它出現在某個地方的機率。就像原子核周圍有一層帶負電的雲,叫做「電子雲」。

1.png


就拿我們半導體中最常用的元素矽來說吧。矽的原子核外共有14個電子,其中第一層電子2個,第二層電子8個,最外層價電子4個。

晶體中沒有明顯的自由電子。矽原子最外層的四個電子不像導體那麼活躍,也不像絕緣體那麼緊密結合。它們的活性介於導體與絕緣體之間,具有半導體性質。矽可以導電,但導電性不如金屬,且隨溫度升高而增加。

2.png


原子尺度,原子的最外層沒有精確的定義。原子半徑通常根據相鄰原子之間的平均核距離來測量。那麼,矽晶體中矽原子之間的距離是多少呢?

晶體最基本的幾何單位稱為晶胞。矽晶體為立方體,邊長為0.543nm。取矽原子晶胞的一個面為一個平面,矽原子排列如下圖所示。此平面內矽原子的最小間距為0.384nm,三個矽原子的排列寬度為1.152nm。

3.png


那麼,一立方奈米中有多少個矽原子呢?

由矽原子組成的面心立方體晶胞中,1個頂點和4個面上各有一個矽原子,另外還有8個矽原子,位於8個空間對角線的1/8處,平均每個矽晶胞中的原子數為6(1×2/4+8×XNUMX/XNUMX+XNUMX=XNUMX)。

4.png


矽的晶胞邊長為a(晶格常數),在5.4305K K時a = a=0.543?(300nm)。

8÷(0.5433)=49.97≈50,也就是說1nm內矽原子的數量為50,透過計算矽材料的密度和矽原子的質量也可以得到同樣的結果。

為了提高矽的導電性,可以摻雜少量五價元素,形成N型半導體,或摻雜少量三價元素,形成P型半導體。

無論摻雜何種元素,矽的晶格結構基本上不會改變,因此原子間的距離也不會改變,1nm原子的數量不會改變,仍是50。

在奈米尺度上,原子是可以計數的。

3.從原子到功能性細胞    

什麼是功能單元?我們將其定義為功能的最小單位。在積體電路中,電晶體可以定義為功能單元。當然,電阻、電容、電感和二極體也是功能單元。

細胞的功能是由原子構成的,而其功能的實現則是透過控制電子來實現的。也就是說,一個功能細胞的功能是由電子賦予的,如果能夠合理地控制電子,就會有相應的功能。

其功能的實現來自現實的需要、人類的智慧以及那些偉大的發明或發現。

我們以積體電路中最典型的功能單元電晶體為例。

電晶體之所以能成為一個功能性細胞,是因為它能夠有效地控制電子。

下圖是目前主流的FinFET電晶體。透過對閘極(Gate)施加合理的電壓,電子就可以從源極(Source)流向汲極(Drain),從而產生電流並導電。

5.png


透過電晶體的導通和截止,可以表示不同的狀態,而多個電晶體組合在一起,可以組成不同的邏輯電路,從而完成不同的功能。

只要能發揮同樣的功能,功能細胞的體積越小越好。功能細胞可以有多小?

對於現有的矽基電晶體來說,大致受到兩個因素的限制,一是電晶體中最小的結構寬度,二是電晶體本身所佔的面積(體積)。

從上面的分析中,我們知道三個矽原子並排排列的寬度在1nm以上。電晶體的最小結構寬度能否達到甚至小於1nm?現在很難判斷。除了製造如此小寬度的電晶體有困難之外,按照現有理論工作的電晶體也很難正常工作。

新型電晶體,如單原子電晶體,其最小結構寬度僅為一個原子。透過操作單個原子就可以打開和關閉電晶體。

6.png


據稱,單原子電晶體的能耗將僅為矽基電晶體的萬分之一(1/10000),這對於未來的應用具有決定性的優勢。

4.從功能細胞到正常系統    

功能單元可以非常小,目前的技術可以支援在指甲蓋大小的晶片上整合超過10億個電晶體。多個功能單元可以組成一個功能塊(Function Block),而功能塊又可以組成一個功能單元(Function Unit),多個功能單元又可以組成一個微系統(MicroSystem)。

但對人類來說,其產品的規模需要適合人類的需求,必須與人類本身的規模相等。

例如手機和電腦,前者需要常拿在手裡,所以需要有人手的大小,而後者需要放在桌面或膝蓋上,所以橫向看是人體大小。

7.png


這種系統我們稱為Common System,就是一般人可以接觸、經常使用的系統。系統通常由微系統、功能單元以及最終的功能細胞組成。


因為要與人類的規模相匹配,所以即使科技發展再先進,系統的規模也不會有太大的變化。但為了滿足人類更多的功能需求,系統所包含的功能單元將持續增加,即係統的功能密度將持續增加。

而在人類文明發展的過程中,這種趨勢還會持續下去,這也符合功能密度定律的描述。

5.從常量系統到大系統    

另外還有一種系統,它服務於人,但不是服務個人,而是服務於群體,所以它的規模可以非常大。我們把這種系統稱為巨系統。例如載人航太系統、無線通訊網路系統、GPS全球衛星定位系統等等。

大系統通常非常複雜,一般由許多恆定係統、微系統或功能單元組成。

例如GPS系統分為三個部分:太空部分,由24顆衛星組成;地面部分由主控站、監測站、地面天線組成;用戶部分,即各類GPS訊號接收機。

GPS系統可以為地面車輛、船舶、飛機、衛星、太空船等各種行動用戶進行即時高精度定位、測速和精確授時。

8.png


與普通系統一樣,大型系統為了滿足更多的功能需求,也會不斷增加其功能密度,而這種趨勢會隨著人類文明的發展而持續下去,這也符合功能密度定律的描述。

6、整合規模匯總    

這裡我們用兩個數字來概括整合的規模。我們將電子系統依層次劃分為六個級別,稱為電子系統六級分類。。其中,功能單元是最小的功能單位,功能單元→功能塊。→功能單元,即三個不同的功能單元,組成一個微系統。→常數系統→系統,如下圖所示。

9.png


接著對功能晶胞進行分析,依照層次結構將其分為四個層次:基本粒子組成原子,原子組成晶胞,晶胞組成功能晶胞。

10.png


本文將從基本粒子到人類目前所能認識的最複雜系統,依尺度分為10(4+6)個等級。其中,功能細胞是最關鍵的環節,是功能的基本單位和載體,就如同人體細胞是人類生命的組成單位和智慧的載體。


每一個層次、每一個環節,都需要不同的人去探索、去悟、去創新、去發展,把人類的智慧融入其中。

02 整合的維度


人類所能感知的世界只有三個空間維度,加上時間,也就是常說的四維時空。

弦理論所描述的11維時空無法證明其真實存在。即使像基本粒子一樣被限制在微觀世界的存在,在人類的宏觀世界中也是無法被感知的,因此對人類的活動幾乎沒有影響。

11.jpg


根據我們通常的理解,零維是一個點,一維是一條線,二維是一個平面,三維是一個立體。

整合是將不同的單元整合在一起並實現其特定功能的過程。因此零維點和一維線不適合積分。現實中主要的積分法有二維平面積分和三維立體積分。

在實際應用中,僅透過二維和三維來對積分進行分類是有點勉強的。例如有人用「假3D」和「真3D」來區分不同類型的晶片堆疊模式。

本文將整合劃分為2D、2D+、2.5D、3D、4D五個維度,以便於對整合進行分類與區分,同時也與目前的主流觀點相容。

此外,我們給出了兩個重要的標準,物理結構和電氣互連。

12.png


以下所描述的整合主要針對積體電路封裝領域,其他領域亦可類推。

1、2D集成    

2DIcitation是指所有晶片及被動元件均水平安裝在基板表面。

建立以基板上表面左下角為原點,基板上表面所在平面為XY平面,基板法線為Z軸的座標系。

物理結構:所有晶片與被動元件均安裝在基板平面上,與XY平面直接接觸,基板上的佈線和過孔均位於XY平面以下;電氣互連:全部需要穿過基板(除少數鍵合點通過鍵合線直接連接外)。

我們最常見的2D整合技術應用於MCM、一些SiP和PCB。

MCM(Multi Chip Module)多晶片模組是將多個裸晶片高密度地安裝在同一基板上而形成的完整組件。

在傳統封裝領域,所有的封裝都是面向晶片的,服務於晶片、保護晶片、放大和電連接,沒有任何整合的概念。隨著MCM的興起,封裝領域也出現了整合化的概念,封裝的本質也改變了。 MCM將封裝的概念從晶片轉變為模組、組件或系統。

2D整合SiP的製程路線與MCM非常相似。二維整合SiP與MCM的主要差異在於二維整合SiP的規模比MCM的規模大,並且可以形成獨立的系統。

13.png

2D整合圖

此外,基於FOWLP的集成,例如INFO,雖然沒有基板,但也可以歸結為2D集成。目前積體電路中的電晶體排列也基本上屬於二維整合。

對於 EDA 設計工具來說,2D 整合是最簡單的。下圖是在EDA工具中實現的2D整合設計。

14.png

在EDA工具中實現二維整合設計

2、2D+集成    

2D+整合是指傳統的透過鍵合線連接晶片堆疊整合。有人會問,晶片堆疊不是3D的嗎?為什麼要定義為2D+整合呢?

主要基於以下兩點原因:1)3D整合目前很大程度上是指透過3D TSV進行整合。為了避免概念混淆,我們將這種傳統的晶片堆疊定義為2D+整合; 2)雖然物理結構是3D的,但是它的電互連需要穿過基板,即先透過鍵合線與基板鍵合,然後在基板上進行電互連。這與 2D 積分相同。它相對於2D整合來說,透過結構堆疊進行改進,可以節省封裝空間,所以稱為2D+整合。

物理結構:所有晶片及被動元件均位於XY平面之上,部分晶片不直接接觸基板,基板上的佈線、過孔位於XY平面之下;電氣互連:全部需要穿過基板(除少數鍵合點透過鍵合線直接連接外)。

下面顯示的幾個整合是 2D+ 整合。

15.png


16.png


17.png

2D+整合示意圖

此外,PoP(Package on Package)類別的整合方式,也可以根據其物理結構和電氣連接情況來判斷,可以歸於2D+整合。

EDA設計工具一直支援2D+整合。下圖是在EDA工具中實現的2D+整合設計。

18.png

在 EDA 工具中實現 2D+ 整合設計

3、2.5D集成    

2.5D,顧名思義,是介於2D和3D之間的。它通常指具有二維特徵和一些三維特徵的維度。現實中並不存在2D這樣的維度。

實體結構:所有晶片與被動元件均位於XY平面之上,且至少有部分晶片與被動元件安裝在Interposer上。 XY平面上方有中介層的佈線和過孔,XY平面下方有基板的佈線和過孔。電氣互連:Interposer可以提供位於Interposer上的晶片的電氣連接。

2.5D整合的關鍵在於Interposer,一般有幾種情況:1)interposer是否為矽材質,2)interposer是否為TSV材質,3)interposer是否為其他材質;在矽中介層上,我們將穿過中介層的通孔稱為 TSV,而在玻璃中介層上,我們將其稱為 TGV。

利用矽夾層中的TSV進行整合是最常見的2.5D整合技術。晶片通常透過MicroBump與夾層連接,而作為夾層的矽基板則透過Bump與基板連接。矽基板表面透過RDL進行佈線,TSV作為矽基板上下表面電連接的通道。這種2.5D整合適用於晶片規模較大、引腳密度較高的情況,晶片一般以FlipChip的形式安裝在矽基板上。

19.png

2.5D與TSV整合示意圖

無TSV的矽Interposer的2.5D整合結構大致如下圖所示。將大型的裸晶片直接貼裝在基板上,該晶片與基板之間的連接可以透過Bond Wire或Flip Chip來實現。由於面積較大,可以在大晶片上方貼裝幾顆較小的晶片,但小晶片不能直接與基板連接,所以需要插入中介層。中間層上方安裝有多個裸晶片,中間層上設有RDL佈線,使得晶片的訊號可以引出到中間層的邊緣,然後透過Bond Wire連接到基板。這類Interposer通常不需要TSV,僅需在Interposer上表面透過佈線進行電氣互連,透過Bond Wire與封裝基板連接。

20.png

無TSV的2.5D整合示意圖

現在,EDA設計工具對2.5D整合有很好的支援。下圖是在EDA工具中實現的2.5D整合設計。

21.png

在EDA工具中實現二維整合設計

4、3D集成    

3D整合與2.5D整合的主要區別在於,2.5D整合是在Interposer上佈線和打孔,而3D整合是直接在晶片上打孔(TSV)和佈線(RDL),實現上下晶片的電連接。

物理結構:所有晶片及被動元件均位於XY平面之上,晶片之間堆疊在一起。 XY平面上方有穿過晶片的TSV,XY平面下方有基板的佈線和過孔。電氣互連:晶片之間透過TSV、RDL直接電氣連接。

3D整合多用於類似的晶片堆疊。許多相同的晶片垂直堆疊在一起,透過穿過晶片堆疊的TSV進行互連,如下圖所示。類似的晶片集成多用於記憶體集成,例如DRAM Stack、FLASH Stack等。

22.png

同類晶片3D整合示意圖

在不同晶片的3D整合中,通常將兩個不同的晶片垂直堆疊,透過TSV電連接在一起,並與下面的基板互連。有時需要在晶片表面製作RDL,以連接上下層的TSV。

23.png

不同晶片3D整合示意圖

另外,現在的3D Nand Flash是一種3D整合技術,直接在晶片上做出多層儲存單元。另外,現在的3D Nand Flash是一種3D整合技術,直接在晶片上做出多層儲存單元。

現在,EDA設計工具對3D整合有很好的支援。下圖是在EDA工具中實現的3D整合設計。

24.png

在EDA工具中實現二維整合設計

5、4D集成    

我們引進了2D、2D+、2.5D、3D整合和4D整合。它們是如何定義的?

在上述幾種整合方式中,所有晶片、中介層和基板在三維座標系中Z軸均垂直向上,即所有基板和晶片均平行安裝。在4D整合中,這種情況發生了改變。

當不同基底的XY平面不平行,即不同基底的Z軸方向有偏移時,我們可以將此積分定義為4D積分。物理結構:多塊基板以非平行方式安裝,每塊基板上均裝有元件,因此元件的安裝方式多樣化。電氣互連:基板間採用柔性電路或焊接方式連接,基板上晶片的電氣連接多樣化。

25.png

基於剛柔基板的4D整合示意圖

26.png

氣密陶瓷4D整合示意圖

4D整合的定義主要涉及多個基板的取向和互連,因此在4D整合中,每個基板可能包括2D、2D+、2.5D和3D的整合方式。

4D整合技術可以解決平行三維堆疊無法解決的問題,提供更多更靈活的晶片安裝空間,解決高功率晶片的散熱問題,並注意航空航天等領域的氣密性問題。

現在,EDA設計工具對4D整合也有了很好的支援。下圖是在EDA工具中實現的4D整合設計。

27.png

在EDA工具中實現二維整合設計

4D整合技術提高了整合的靈活性和多樣化。展望未來,4D整合必將在各種整合維度中佔有一席之地,成為繼2D、2D+、2.5D、3D整合技術之後的重要整合技術。

從嚴格的物理意義上講,按照人類現有的認知,一切物體都是三維的,二維的陪襯是不存在的,因此四維空間需要驗證。

為了區分不同的整合模式,我們將其分為2個整合維度:2D、2.5D+、3D、4D、XNUMXD。

6.集成維度總結    

這裡我們用一個圖來概括整合的維度,如下圖所示,包含五個整合維度的EDA設計圖以及每個維度包含的具體整合類型。

28.png


03 總結


一般來說,整合指的是人類活動,而不是自然過程。因此,融合也是人類改造世界的重要手段。

本文從規模和維度兩個角度分析現代電子整合技術。兩者都屬於空間的範疇,一個代表空間的大小,一個代表空間的方位。

積分的尺度從最小的基本粒子到最複雜的大系統,分10個層次來描述。集成維度定義了10個維度進行分類描述,集成的尺度從最小的基本粒子到最複雜的大系統,共分XNUMX個層次進行描述。綜合維度定義了五個維度進行分類和描述。

我們從空間軸對積分的描述已經足夠了。



whatsapp

WhatsApp

Whatsapp:+8618073002950