Die heterogene Integration entwickelt sich in der Post-Moore-Ära zu einer wichtigen Richtung für die Weiterentwicklung der Halbleitertechnologie und könnte sich in den nächsten 30 Jahren zur Standardtechnologie für Systemchips entwickeln, wodurch integrierte Schaltungen in das Zeitalter der heterogenen Integration katapultiert werden. Allerdings ist es noch ein weiter Weg, bis die traditionelle Denkweise bei integrierten Schaltungen, die auf einem einzigen System basiert, vollständig überholt ist.

Eine wichtige Methode, um das Mooresche Gesetz zu umgehen

Wir befinden uns aktuell in einer Ära des rasanten Wachstums der digitalen Wirtschaft, in der Anwendungen wie Hochleistungsrechnen, Cloud Computing, Virtualisierung und Big-Data-Analyse sich schnell weiterentwickeln. Diese Anwendungsszenarien führen zu einer sehr hohen Prozessorlast und erfordern daher leistungsstarke Rechenkapazität.

Pan Xiaoming, Senior Vice President Global Vice President und Präsident von AMD Greater China, erklärte, dass im goldenen Zeitalter des Halbleiterdesigns durch technologische Fortschritte die Kosten pro Transistor gesenkt und gleichzeitig die Leistung gesteigert werden konnten. Allerdings dauert es mit jedem neuen Fertigungsprozess länger, dessen Reife und Stabilität zu gewährleisten, und die Kosten steigen deutlich. Dies stellt uns vor neue Herausforderungen, und wir müssen weitere Innovationen in anderen Bereichen erforschen, um die Prozessorleistung und Rechenleistung weiter zu verbessern. Die heterogene Integration entwickelt sich dabei zu einer wichtigen Entwicklungsrichtung zur Steigerung der Chip-Rechenleistung.

Was genau versteht man unter heterogener Integration? Song Jiqiang, Vizepräsident der Intel-Forschung und Leiter der Intel-Forschung in China, erklärte, dass heterogene Integration die Kombination von Hardware mit unterschiedlichen Prozessarchitekturen, Befehlssätzen und Funktionen zu einem Computersystem beschreibt. Gleichzeitig ist heterogene Integration auch das Zusammenspiel von Chips, Gehäusen, Systemen und Software. Es handelt sich nicht um einen einzelnen technischen Aspekt, sondern um die Synthese mehrerer technischer Aspekte, die die Integration von Geräten, Design, Softwarealgorithmen usw. umfasst, um ein effizientes heterogenes System zu realisieren.

Das Mooresche Gesetz ist mittlerweile zu einem Aushängeschild der Halbleiterindustrie geworden, doch man muss sich von seiner Fixierung auf die Verkleinerung der Strukturgrößen lösen, um die kontinuierliche Weiterentwicklung der Halbleitertechnologie zu fördern. 

In diesem Zusammenhang wies Mao Junfa, Mitglied der Chinesischen Akademie der Wissenschaften, darauf hin, dass es derzeit zwei Hauptentwicklungswege für die Halbleitertechnologie gibt: die Fortsetzung des Mooreschen Gesetzes und dessen Abkehr. Angesichts der extremen Herausforderungen, denen sich die Fortsetzung des Mooreschen Gesetzes gegenübersieht – darunter die Grenzen physikalischer Prinzipien, technischer Möglichkeiten und wirtschaftlicher Kosten –, stellt die Abkehr vom Mooreschen Gesetz einen gangbaren Entwicklungsweg dar. Heterogene integrierte Schaltungen sind eine wichtige Möglichkeit, das Mooresche Gesetz zu umgehen.

Mao Junfa betonte die bedeutende wissenschaftliche Relevanz der Erforschung heterogener Halbleiterintegration. Integrierte Schaltungen ermöglichen die Weiterentwicklung von homogenen Einzelprozessen hin zur Integration mehrerer heterogener Prozesse sowie von zweidimensionaler planarer zu dreidimensionaler Integration und damit die Realisierung komplexer Hochleistungssysteme. Die heterogene Integration zeichnet sich durch herausragende Merkmale aus: Erstens ermöglicht sie die Integration unterschiedlicher Halbleitermaterialien, -prozesse, -strukturen und -komponenten; zweitens werden Systemdesignkonzepte angewendet; drittens kommen fortschrittliche Technologien wie IP und Chiplets zum Einsatz, die 2.5- oder 3-dimensionale Strukturen mit hoher Dichte ermöglichen. Dadurch realisieren heterogene integrierte Chips leistungsstarke und komplexe Funktionen, überwinden die Leistungsgrenzen einzelner Halbleiterprozesse und bieten gleichzeitig hohe Flexibilität, Zuverlässigkeit, kurze Entwicklungszyklen sowie Miniaturisierung und geringes Gewicht.

Führende internationale Hersteller haben heterogene Integrationstechnologien auf den Markt gebracht.

Aufgrund dieser Vorteile hat sich die heterogene Integration in der Post-Moore-Ära zum Hauptweg der Halbleitertechnologieentwicklung entwickelt und genießt bei immer mehr etablierten Herstellern hohes Ansehen. Auf der diesjährigen Computex (Taipei Computer Show) präsentierte AMD mit dem Ryzen 5000 ein experimentelles Produkt, das mithilfe der fortschrittlichen 3D-Fabric-Packaging-Technologie von TSMC Chiplets mit 64 MB L3-Cache und Prozessor in einem 3D-Stack integriert. Laut AMD erhöht diese Technologie die Verbindungsdichte bei 2D-Chips um mehr als das 200-Fache und im Vergleich zu bestehenden 3D-Packaging-Lösungen um mehr als das 15-Fache.

Aufbauend auf der Entwicklung heterogener Integrationstechnologien hat Intel das Konzept der XPU entwickelt. Song Jiqiang erklärte: „Wir bei Intel fördern die Innovation im Bereich des heterogenen Rechnens durch die heterogene Integration von XPUs unterschiedlicher Architekturen und das einheitliche architekturübergreifende Programmiermodell oneAPI, um die Zusammenarbeit von Software und Hardware zu ermöglichen. So können wir mehr Arbeitslasten bewältigen, eine hohe Energieeffizienz erzielen, unseren Kunden helfen, Kosten zu senken und schnell bedarfsgerechte Lösungen bereitzustellen.“

Auf dem letztjährigen „Architecture Day“ stellte Intel die Hybrid-Bonding-Technologie vor, die auf EMIB (Embedded Multi-chip Interconnect Bridge) 2D-Packaging, Foveros 3D-Packaging und der CO-EMIB-Technologie basiert, welche 2D und 3D kombiniert. Dadurch wird eine höhere Stromtragfähigkeit durch elektrische Verbindungen erreicht, die Realisierung von Bump-Pitches von 10 Mikrometern und darunter beschleunigt und eine höhere Verbindungsdichte, Bandbreite und ein geringerer Stromverbrauch für heterogene Medien ermöglicht.

Nicht nur Intel und AMD, sondern auch führende internationale Chiphersteller wie NVIDIA, Qualcomm und Xilinx legen großen Wert auf heterogene Integrationstechnologien. Auch chinesische Unternehmen wie Unisoc, Beijing Ingenics und Vimicro forschen und entwickeln aktiv im Bereich der heterogenen Integration und bringen entsprechende Produkte und Lösungen auf den Markt. Der kürzlich von Unisoc vorgestellte Tanggula T770 integriert unter anderem einen 4-Kern-ARM-A76-Prozessor, einen 4-Kern-ARM-A55-Prozessor, eine Mali-G57-GPU und Basisbandchips. Er ist ein typisches Beispiel für heterogene Integration.

Wir müssen das traditionelle „Straßendenken“ durchbrechen.

Obwohl die Entwicklungsperspektiven der heterogenen Integration sehr vielversprechend sind, ist ihre Umsetzung nicht einfach. Mao Junfa betonte, dass Medien mit unterschiedlichen Eigenschaften und Funktionen eng miteinander verknüpft sind und häufig miteinander in Konflikt geraten. Daher müssen bei der Entwicklung heterogener Schaltungen elektromagnetisch-thermische Belastungsprobleme, die multiphysikalische und multifunktionale Zusammenarbeit aktiver/passiver Antennen und digitaler/analoger Schaltungen berücksichtigt werden. Auch die Prozessparameter der heterogenen Integration werden von den multiphysikalischen Eigenschaften Elektrizität, Wärme und Spannung beeinflusst. Es ist daher unerlässlich, deren Zusammenhänge zu verstehen und die Mechanismen der quantitativen Prozessauslegung und -optimierung zu beherrschen.

Song Jiqiang ist zudem der Ansicht, dass heterogene Integration hardwareseitig von einer einheitlichen Architektur abrücken muss und die XPU-Architektur, die mehrere Architekturen integriert, zum Standard werden wird. Die Entwicklung der XPU-Architektur stellt höhere Anforderungen an die Software, da Entwickler, die mehrere Architektur-Programmiersprachen gleichzeitig beherrschen, selten sind und Software maßgeblich zur Leistungsentfaltung der Hardware beiträgt. Softwaremodelle, die architekturübergreifend programmieren können, und Tools zur Steigerung der Programmiereffizienz sind daher von entscheidender Bedeutung.

Intel hat sechs technische Säulen vorgeschlagen, die bei der Implementierung von XPU eine Schlüsselrolle spielten: Prozess, Architektur, Speicher, Verbindungen, Sicherheit und Software. Obwohl heterogenes Computing auf den ersten Blick eine Hardware-Ebene zu sein scheint, erfordert seine volle Leistungsfähigkeit die Integration von Chips, Systemen und Software. Die erste Säule ist die Chip-Ebene, die die Heterogenität innerhalb des Chip-Gehäuses beschreibt und eng mit dem Konzept der „kleinen Chips“ verbunden ist. Die zweite Säule ist die System-Ebene, die die Integration multifunktionaler und multiarchitektonischer Rechenarchitekturen umfasst. Die dritte Säule ist die Software-Ebene, das einheitliche, architekturübergreifende Programmiermodell oneAPI, das Entwicklern durch Software-Schnittstellen und Funktionsbibliotheken die Programmierung auf verschiedenen Architekturen erleichtert.

Angesichts der Entwicklung der heterogenen Integration schlug Mao Junfa eine übergreifende Forschungsidee vor, die darin besteht, das traditionelle „Straßendenken“ bei integrierten Schaltungen zu durchbrechen, indem man auf der Grundlage der gekoppelten Multi-Physik-Theorie und geleitet von der Ausbildung heterogener Integrationsfähigkeiten Bereiche und Wege kombiniert, um die technische Richtung heterogener integrierter Halbleiterschaltungen vorzugeben.

Haftungsausschluss: Dieser Artikel wurde von der „China Semiconductor Industry Association“ übernommen. Er gibt ausschließlich die persönliche Meinung des Autors wieder und spiegelt nicht die Ansichten von Sacco Micro oder der Branche wider. Die Weitergabe dient lediglich dem Schutz geistigen Eigentums. Bitte geben Sie bei einer Weiterveröffentlichung die Originalquelle und den Autor an. Sollten Urheberrechte verletzt werden, bitten wir Sie, uns zu kontaktieren, damit wir den entsprechenden Text entfernen können.

Firmentelefonnummer: +86-0755-83044319
Fax: +86-0755-83975897
E-Mail: 1615456225@qq.com
QQ: 3518641314 Manager Li

QQ: 332496225 Manager Qiu

Adresse: Raum 809, Gebäude C, Zhantao Technology Building, Minzhi Avenue 1079, Longhua New District, Shenzhen