تعارف

Intel سیمی کنڈکٹر انڈسٹری اور اختراع میں ایک عالمی رہنما ہے، جو مصنوعی ذہانت، 5G، اور اعلیٰ کارکردگی والے کمپیوٹنگ جیسی ٹیکنالوجیز میں جدت اور پیش رفت کے لیے وقف ہے، اور ذہین باہم مربوط دنیا کو طاقت فراہم کرتا ہے۔ 56 سال پہلے، انٹیل کے بانیوں میں سے ایک، گورڈن مور، نے مور کا قانون تجویز کیا، جو آج تک مربوط سرکٹ انڈسٹری کی ترقی کو آگے بڑھا رہا ہے۔ اعلی درجے کی پیکیجنگ کے میدان میں، Intel ایک تکنیکی رہنما کی حیثیت رکھتا ہے، جو تخلیقی طور پر جدید پیکیجنگ اور باہم مربوط ٹیکنالوجیز جیسے EMIB، Foveros، Co-EMIB، اور ODI کو متعارف کرواتا ہے، ٹیکنالوجی کو آگے بڑھاتا رہتا ہے۔ آج، ہمارے پاس انٹیل میں پیکیجنگ ریسرچ اور سسٹم سلوشنز کی ڈائریکٹر جوہانا سوان کے ساتھ رابطہ قائم کرنے کا موقع ہے، تاکہ وہ گہرائی سے رابطے میں رہیں اور جدید پیکیجنگ ٹیکنالوجی کے بارے میں تبادلہ کریں، اور جدید پیکیجنگ میں جدید ترین پیشرفت کے بارے میں جان سکیں۔ پرسنل کمپیوٹر فیلڈ میں بلاشبہ انٹیل سب سے زیادہ تخلیقی کمپنی ہے۔ Intel Inside نے لوگوں کے دلوں میں گہرائی تک رسائی حاصل کی ہے۔ پینٹیم سے لے کر کور تک، اور پھر i3، i5، i7، اور i9 تک، ہر پروڈکٹ لوگوں کو بالکل نیا تجربہ فراہم کرتی ہے، جو ڈیجیٹل دنیا کو مسلسل آگے بڑھاتی ہے۔

تفاوت کا دور آچکا ہے۔ کیا انٹیل نے نئی تخلیقی صلاحیتوں کو جنم دیا ہے، اور یہ دنیا میں کون سی نئی ٹیکنالوجی اور مصنوعات لائے گا؟ آئیے انٹیل سے آواز سنتے ہیں۔

سنی لی 

سب سے پہلے، ہم ڈائریکٹر سوان سے Intel کے ریسرچ اینڈ ڈیولپمنٹ پلان اور جدید ترین پیکیجنگ ٹیکنالوجی کے شعبے میں تازہ ترین تحقیقی نتائج کے بارے میں بات کرنے کو کہنا چاہیں گے۔

جوہانا سوان 

یقینی طور پر، سب سے پہلے میں جدید پیکیجنگ ٹیکنالوجی کے لیے انٹیل کا روڈ میپ سب کے ساتھ شیئر کرنا چاہوں گا۔ چارٹ میں موجود X-axis طاقت کی کارکردگی کو ظاہر کرتا ہے، Y-axis ایک دوسرے سے منسلک کثافت کی نمائندگی کرتا ہے، اور Z-axis ہماری ٹیکنالوجی کی توسیع پذیری کو ظاہر کرتا ہے۔

معیاری پیکیجنگ سے لے کر ایمبیڈڈ ملٹی چپ انٹر کنیکٹ برج (EMIB) تک، پیکیج میں مزید چپس شامل کی جا رہی ہیں، اور ٹکڑوں کے درمیان کی پچ 100um سے کم ہو کر 55-36um تک چھوٹی ہوتی جا رہی ہے۔

اگلا، انٹیل کا مقصد 10um سے چھوٹی ٹکرانے والی پچز حاصل کرنا ہے۔ 10 مائکرو میٹر سے چھوٹی ٹکرانے والی پچ کو حاصل کرنے کا کیا مطلب ہے؟ یہ ہمیں Intel کی Hybrid Bonding ٹیکنالوجی تک لے آتا ہے۔

اس سال کے ای سی ٹی سی میں، انٹیل نے ہائبرڈ بانڈنگ ٹیکنالوجی پر ایک مقالہ پیش کیا، جو اسٹیک شدہ چپس کے درمیان گہرے باہمی ربط کو حاصل کرنے کا ایک طریقہ ہے اور چھوٹے فارم فیکٹرز کو قابل بناتا ہے۔ ڈائیگرام کے بائیں جانب کی ٹیکنالوجی، جسے Foveros کے نام سے جانا جاتا ہے، 50 مائیکرو میٹر کی ٹکرانے کی پچ ہے، جس میں تقریباً 400 ٹکرانے فی مربع ملی میٹر ہیں۔ مستقبل کے لیے، Intel کا مقصد ٹکرانے کی پچ کو تقریباً 10 مائکرو میٹر تک کم کرنا اور 10,000 bumps فی مربع ملی میٹر حاصل کرنا ہے۔

ہائبرڈ بانڈنگ ٹیکنالوجی چپس کے درمیان مزید آپس میں جڑنے کے قابل بناتی ہے، جس کے نتیجے میں کم گنجائش، فی چینل کم پاور، اور اعلیٰ مصنوعات کی فراہمی کی سمت ایک سمت پیدا ہوتی ہے۔

درج ذیل خاکہ روایتی ٹکرانے والی ٹیکنالوجی کا موازنہ ہائبرڈ بانڈنگ ٹیکنالوجی سے کرتا ہے۔ ہائبرڈ بانڈنگ ٹیکنالوجی کو نئے مینوفیکچرنگ، ہینڈلنگ، صفائی اور جانچ کے طریقوں کی ضرورت ہے۔ ہائبرڈ بانڈنگ ٹیکنالوجی کے فوائد میں زیادہ کرنٹ لے جانے کی صلاحیت، 1 مائیکرون سے نیچے توسیع پذیر پچ، اور بہتر تھرمل کارکردگی شامل ہیں۔

خاکہ سے، ہم دیکھ سکتے ہیں کہ روایتی ٹکرانے والی ٹیکنالوجی میں، دو چپس کے درمیان ٹانکے کے ساتھ تانبے کے ستون ہوتے ہیں۔ وہ ریفلو سولڈرنگ کے ذریعے ایک ساتھ منسلک ہوتے ہیں اور پھر انڈر فل سے بھر جاتے ہیں۔

دوسری طرف، ہائبرڈ بانڈنگ ٹیکنالوجی، روایتی ٹکرانے کی ٹیکنالوجی سے مختلف ہے۔ اس میں نمایاں ٹکرانے نہیں ہیں۔ خاص طور پر تیار کردہ ڈائی الیکٹرک سطح بہت ہموار ہے، درحقیقت اس میں ہلکی سی چھٹی بھی ہے۔ دونوں چپس کمرے کے درجہ حرارت پر ایک ساتھ منسلک ہوتے ہیں، اور پھر اینیلنگ کے لیے درجہ حرارت میں بلند ہوتے ہیں۔ اس مقام پر، تانبا پھیلتا ہے اور مضبوطی سے آپس میں جڑ جاتا ہے، ایک برقی کنکشن بناتا ہے۔

ہائبرڈ بانڈنگ ٹیکنالوجی انٹرکنیکٹ پچ کو 10 مائیکرو میٹر سے کم کرنے کی اجازت دیتی ہے، کرنٹ لے جانے کی زیادہ صلاحیت، ڈینسر کاپر انٹر کنیکٹ کثافت، اور انڈر فل کے مقابلے بہتر تھرمل کارکردگی کو حاصل کرتی ہے۔ بلاشبہ، ہائبرڈ بانڈنگ ٹیکنالوجی کو نئے مینوفیکچرنگ، صفائی اور جانچ کے طریقوں کی ضرورت ہے۔

اب، ایک چھوٹی پچ زیادہ پرکشش کیوں ہے؟ انٹیل ایک چپلیٹ ڈیزائن کے نقطہ نظر کی طرف منتقل ہو رہا ہے، جہاں SoCs کو GPU، CPU، IO چپس میں تحلیل کیا جاتا ہے، جو پھر SiP ٹیکنالوجی کا استعمال کرتے ہوئے ایک ہی پیکیج میں ضم ہو جاتے ہیں۔ مزید برآں، چپلیٹ ٹیکنالوجی کے ذریعے، چھوٹے بلاکس میں انفرادی IPs ہوتے ہیں اور انہیں دوبارہ استعمال کیا جا سکتا ہے۔ یہ ایک بہترین تکنیک ہے جو صارفین کی مخصوص ضروریات پر مبنی اپنی مرضی کے مطابق مصنوعات کی اجازت دیتی ہے۔

چپلیٹ ٹکنالوجی نے چپ سے چپ کے باہمی رابطوں میں انقلاب برپا کر دیا ہے، کیونکہ زیادہ چپ سے چپ کنکشن کے لیے اعلیٰ باہمی کثافت کی ضرورت ہوتی ہے۔ اس کی وجہ سے روایتی بمپ بانڈنگ سے ہائبرڈ بانڈنگ میں تبدیلی آئی ہے۔

مزید برآں، ہمیں ایک اور چیلنج کا سامنا ہے کہ مینوفیکچرنگ کے عمل کو اسی رفتار سے برقرار رکھتے ہوئے ان چپس کو ایک ساتھ کیسے جمع کیا جائے۔ مزید چپس رکھنے کے ساتھ، کیا ہم ایک وقت میں صرف ایک چپ رکھ کر ان پر تیزی سے کارروائی کر سکتے ہیں؟ اس کا حل بیچ اسمبلی میں ہے، جسے ہم سیلف اسمبلی ٹیکنالوجی کہتے ہیں۔

Intel فعال طور پر CEA-LETI، فرانسیسی متبادل توانائی اور اٹامک انرجی کمیشن کی لیبارٹری برائے الیکٹرانکس اور انفارمیشن ٹیکنالوجی کے ساتھ تعاون کر رہا ہے، تاکہ ایک ہی عمل کے مرحلے میں متعدد چپس کی جگہ کا تعین کیا جا سکے۔ اس میں تعییناتی اور تیزی سے جگہ کا تعین کرنے کے ساتھ ساتھ مزید چپس کو چننا اور رکھنا شامل ہے۔

خود اسمبلی کے عمل کے دوران، چپس خود کو اپنی کم ترین توانائی کی حالت میں بحال کرنے کی صلاحیت رکھتے ہیں۔ انہیں کافی قریب لانے سے، وہ خود مختار طور پر جمع ہو جائیں گے اور خود کو کم از کم توانائی کی ترتیب میں پوزیشن میں رکھیں گے۔ یہ ایک سیلف اسمبلی میکانزم ہے جس پر Intel CEA-LETI کے تعاون سے تحقیق کر رہا ہے۔

ہم نے پہلے ہی اعلی درجے کی پیکیجنگ ٹیکنالوجی کے لیے اپنے روڈ میپ میں ہائبرڈ بانڈنگ اور سیلف اسمبلی ٹیکنالوجیز کو شامل کر لیا ہے۔