Introductie

Intel is een wereldleider in de halfgeleiderindustrie en innovatie, toegewijd aan het stimuleren van innovatie en doorbraken in technologieën zoals kunstmatige intelligentie, 5G en high-performance computing, en het aandrijven van de intelligente, onderling verbonden wereld. 56 jaar geleden stelde een van de oprichters van Intel, Gordon Moore, de wet van Moore voor, die tot op de dag van vandaag de ontwikkeling van de geïntegreerde schakelingenindustrie aanstuurt. Op het gebied van geavanceerde verpakkingen blijft Intel een technologische leider en introduceert op creatieve wijze geavanceerde verpakkings- en interconnect-technologieën zoals EMIB, Foveros, Co-EMIB en ODI, waardoor de technologie vooruit blijft gaan. Vandaag hebben we de mogelijkheid om in contact te komen met Johanna Swan, directeur Packaging Research and System Solutions bij Intel, om diepgaande communicatie en uitwisseling te voeren over geavanceerde verpakkingstechnologie, en om meer te weten te komen over de baanbrekende ontwikkelingen op het gebied van geavanceerde verpakkingen. Op het gebied van personal computers is Intel ongetwijfeld het meest creatieve bedrijf. Intel Inside is diep doorgedrongen in de harten van mensen. Van Pentium tot Core, en vervolgens tot i3, i5, i7 en i9: elk product biedt mensen een geheel nieuwe ervaring, waardoor de digitale wereld voortdurend vooruit gaat.

Het tijdperk van heterogeniteit is aangebroken. Heeft Intel nieuwe creativiteit ontketend, en welke nieuwe technologieën en producten zal dit de wereld brengen? Laten we luisteren naar de stem van Intel.

Suny Li 

Allereerst willen we directeur Swan vragen om te praten over het onderzoeks- en ontwikkelingsplan van Intel en de nieuwste onderzoeksresultaten op het gebied van geavanceerde verpakkingstechnologie.

Johanna Zwaan 

Zeker, eerst wil ik Intel's roadmap voor geavanceerde verpakkingstechnologie met iedereen delen. De X-as in het diagram vertegenwoordigt de energie-efficiëntie, de Y-as vertegenwoordigt de interconnectiedichtheid en de Z-as demonstreert de schaalbaarheid van onze technologie.

Van standaardverpakking tot ingebedde multi-chip interconnect bridge (EMIB), er worden steeds meer chips in het pakket opgenomen, en de afstand tussen de hobbels wordt kleiner en neemt af van 100um naar 55-36um.

Vervolgens streeft Intel naar bump pitches kleiner dan 10um. Wat betekent het bereiken van een bump pitch kleiner dan 10 micrometer? Dit brengt ons bij Intel's Hybrid Bonding-technologie.

Op de ECTC van dit jaar presenteerde Intel een paper over Hybrid Bonding-technologie, een methode om dichtere verbindingen tussen gestapelde chips te bereiken en kleinere vormfactoren mogelijk te maken. De technologie aan de linkerkant van het diagram, bekend als Foveros, heeft een bump pitch van 50 micrometer, met ongeveer 400 bumps per vierkante millimeter. Voor de toekomst wil Intel de bump pitch terugbrengen tot ongeveer 10 micrometer en 10,000 bumps per vierkante millimeter bereiken.

Hybrid Bonding-technologie maakt meer onderlinge verbindingen tussen chips mogelijk, wat resulteert in een lagere capaciteit, minder vermogen per kanaal en een richting in de richting van het leveren van superieure producten.

Het volgende diagram vergelijkt de traditionele bumpbondingtechnologie met de hybride bondingtechnologie. Hybrid Bonding-technologie vereist nieuwe productie-, hanterings-, reinigings- en testmethoden. De voordelen van Hybrid Bonding-technologie zijn onder meer een hoger stroomdraagvermogen, schaalbare pitches onder 1 micron en verbeterde thermische prestaties.

Uit het diagram kunnen we zien dat er bij de traditionele bumpbonding-technologie koperen pilaren zijn met soldeer tussen de twee chips. Ze worden aan elkaar bevestigd door middel van reflow-solderen en vervolgens gevuld met underfill.

Hybrid Bonding-technologie verschilt daarentegen van traditionele bump-bonding. Het heeft geen prominente hobbels. Het speciaal vervaardigde diëlektrische oppervlak is zeer glad en heeft zelfs een lichte uitsparing. De twee chips worden bij kamertemperatuur aan elkaar vastgemaakt en vervolgens verhoogd om te gloeien. Op dit punt zet koper uit en hecht zich stevig aan elkaar, waardoor een elektrische verbinding ontstaat.

Hybrid Bonding-technologie maakt een reductie van de onderlinge afstand tot minder dan 10 micrometer mogelijk, waardoor een hogere stroomdraagcapaciteit, een dichtere koperverbindingsdichtheid en betere thermische prestaties worden bereikt in vergelijking met ondervulling. Uiteraard vereist de Hybrid Bonding-technologie nieuwe productie-, reinigings- en testmethoden.

Waarom is een kleiner veld aantrekkelijker? Intel verschuift naar een chiplet-ontwerpbenadering, waarbij SoC's worden opgesplitst in GPU-, CPU- en IO-chips, die vervolgens met behulp van SiP-technologie in één pakket worden geïntegreerd. Bovendien hebben kleinere blokken, dankzij de chiplettechnologie, individuele IP's en kunnen ze worden hergebruikt. Dit is een uitstekende techniek waarmee producten op maat kunnen worden gemaakt op basis van specifieke klantbehoeften.

Chiplet-technologie heeft een revolutie teweeggebracht in de chip-naar-chip-verbindingen, omdat meer chip-naar-chip-verbindingen een hogere onderlinge dichtheid vereisen. Dit heeft geleid tot een verschuiving van traditionele bump-bonding naar hybride bonding.

Bovendien staan ​​we voor een andere uitdaging: hoe kunnen we deze chips in elkaar zetten, terwijl het productieproces op dezelfde snelheid blijft. Kunnen we, nu er meer chips moeten worden geplaatst, deze snel genoeg verwerken door slechts één chip tegelijk te plaatsen? De oplossing ligt in batch-assemblage, ook wel zelfassemblagetechnologie genoemd.

Intel werkt actief samen met CEA-LETI, het Laboratorium voor Elektronica en Informatietechnologie van de Franse Commissie voor Alternatieve Energie en Atoomenergie, om de plaatsing van meerdere chips in een enkele processtap te onderzoeken. Dit omvat het deterministisch en snel plaatsen, evenals het oppakken en plaatsen van meer fiches.

Tijdens het zelfassemblageproces hebben chips het vermogen zichzelf te herstellen naar hun laagste energietoestand. Door ze dichtbij genoeg te brengen, zullen ze zich autonoom verzamelen en positioneren in de configuratie met minimale energie. Dit is een zelfassemblagemechanisme dat door Intel wordt onderzocht in samenwerking met CEA-LETI.

We hebben hybride bonding- en zelfassemblagetechnologieën al opgenomen in onze routekaart voor geavanceerde verpakkingstechnologie.