परिचय

इंटेल सेमीकंडक्टर उद्योग और नवाचार में एक वैश्विक नेता है, जो कृत्रिम बुद्धिमत्ता, 5जी और उच्च-प्रदर्शन कंप्यूटिंग जैसी प्रौद्योगिकियों में नवाचार और सफलताओं को बढ़ावा देने और बुद्धिमान इंटरकनेक्टेड दुनिया को शक्ति प्रदान करने के लिए समर्पित है। 56 साल पहले, इंटेल के संस्थापकों में से एक, गॉर्डन मूर ने मूर के कानून का प्रस्ताव रखा था, जो आज तक एकीकृत सर्किट उद्योग के विकास को चला रहा है। उन्नत पैकेजिंग के क्षेत्र में, इंटेल एक तकनीकी नेता बना हुआ है, जो रचनात्मक रूप से ईएमआईबी, फोवेरोस, सह-ईएमआईबी और ओडीआई जैसी उन्नत पैकेजिंग और इंटरकनेक्ट प्रौद्योगिकियों को पेश कर रहा है, और प्रौद्योगिकी को आगे बढ़ा रहा है। आज, हमारे पास इंटेल में पैकेजिंग रिसर्च एंड सिस्टम सॉल्यूशंस के निदेशक जोहाना स्वान के साथ जुड़ने, उन्नत पैकेजिंग तकनीक के बारे में गहन संचार और आदान-प्रदान करने और उन्नत पैकेजिंग में अत्याधुनिक विकास के बारे में जानने का अवसर है। पर्सनल कंप्यूटर क्षेत्र में इंटेल निस्संदेह सबसे रचनात्मक कंपनी है। इंटेल इनसाइड ने लोगों के दिलों में गहराई तक प्रवेश कर लिया है। पेंटियम से कोर तक, और फिर i3, i5, i7 और i9 तक, प्रत्येक उत्पाद लोगों को एक नया अनुभव प्रदान करता है, जो डिजिटल दुनिया को लगातार आगे बढ़ाता है।

विविधता का युग आ गया है. क्या इंटेल ने नई रचनात्मकता को उजागर किया है, और यह दुनिया में कौन सी नई तकनीकें और उत्पाद लाएगा? आइए इंटेल की आवाज सुनें।

सनी ली 

सबसे पहले, हम निदेशक स्वान से इंटेल के अनुसंधान और विकास योजना और उन्नत पैकेजिंग प्रौद्योगिकी के क्षेत्र में नवीनतम शोध परिणामों के बारे में बात करने के लिए कहना चाहेंगे।

जोहाना स्वान 

निश्चित रूप से, सबसे पहले मैं उन्नत पैकेजिंग प्रौद्योगिकी के लिए इंटेल के रोडमैप को सभी के साथ साझा करना चाहूँगा। चार्ट में एक्स-अक्ष बिजली दक्षता का प्रतिनिधित्व करता है, वाई-अक्ष इंटरकनेक्ट घनत्व का प्रतिनिधित्व करता है, और जेड-अक्ष हमारी तकनीक की स्केलेबिलिटी को दर्शाता है।

मानक पैकेजिंग से लेकर एम्बेडेड मल्टी-चिप इंटरकनेक्ट ब्रिज (ईएमआईबी) तक, पैकेज में अधिक चिप्स शामिल किए जा रहे हैं, और धक्कों के बीच की पिच छोटी होती जा रही है, जो 100um से घटकर 55-36um हो गई है।

इसके बाद, इंटेल का लक्ष्य 10um से छोटी बंप पिच हासिल करना है। 10 माइक्रोमीटर से छोटी बम्प पिच हासिल करने का क्या मतलब है? यह हमें इंटेल की हाइब्रिड बॉन्डिंग तकनीक से परिचित कराता है।

इस वर्ष के ईसीटीसी में, इंटेल ने हाइब्रिड बॉन्डिंग तकनीक पर एक पेपर प्रस्तुत किया, जो स्टैक्ड चिप्स के बीच सघन इंटरकनेक्ट प्राप्त करने और छोटे फॉर्म कारकों को सक्षम करने की एक विधि है। आरेख के बाईं ओर की तकनीक, जिसे फ़ोवरोस के नाम से जाना जाता है, में 50 माइक्रोमीटर की बम्प पिच है, जिसमें प्रति वर्ग मिलीमीटर लगभग 400 बम्प हैं। भविष्य के लिए, इंटेल का लक्ष्य बम्प पिच को लगभग 10 माइक्रोमीटर तक कम करना और प्रति वर्ग मिलीमीटर 10,000 बम्प्स हासिल करना है।

हाइब्रिड बॉन्डिंग तकनीक चिप्स के बीच अधिक इंटरकनेक्ट को सक्षम बनाती है, जिसके परिणामस्वरूप कम कैपेसिटेंस, प्रति चैनल कम शक्ति और बेहतर उत्पाद वितरित करने की दिशा मिलती है।

निम्नलिखित आरेख पारंपरिक बम्प बॉन्डिंग तकनीक की तुलना हाइब्रिड बॉन्डिंग तकनीक से करता है। हाइब्रिड बॉन्डिंग तकनीक के लिए नई विनिर्माण, हैंडलिंग, सफाई और परीक्षण विधियों की आवश्यकता होती है। हाइब्रिड बॉन्डिंग तकनीक के फायदों में उच्च धारा वहन क्षमता, 1 माइक्रोन से नीचे स्केलेबल पिच और बेहतर थर्मल प्रदर्शन शामिल हैं।

आरेख से, हम देख सकते हैं कि पारंपरिक बम्प बॉन्डिंग तकनीक में, दो चिप्स के बीच सोल्डर के साथ तांबे के खंभे होते हैं। उन्हें रिफ्लो सोल्डरिंग के माध्यम से एक साथ जोड़ा जाता है और फिर अंडरफिल से भर दिया जाता है।

दूसरी ओर, हाइब्रिड बॉन्डिंग तकनीक पारंपरिक बम्प बॉन्डिंग से अलग है। इसमें प्रमुख उभार नहीं हैं। विशेष रूप से निर्मित ढांकता हुआ सतह बहुत चिकनी है, वास्तव में, इसमें थोड़ा सा अवकाश भी है। दोनों चिप्स को कमरे के तापमान पर एक साथ जोड़ा जाता है, और फिर एनीलिंग के लिए तापमान में ऊंचा किया जाता है। इस बिंदु पर, तांबा फैलता है और मजबूती से एक साथ बंध जाता है, जिससे एक विद्युत संबंध बनता है।

हाइब्रिड बॉन्डिंग तकनीक इंटरकनेक्ट पिच को 10 माइक्रोमीटर से कम करने की अनुमति देती है, जिससे उच्च वर्तमान वहन क्षमता, सघन कॉपर इंटरकनेक्ट घनत्व और अंडरफिल की तुलना में बेहतर थर्मल प्रदर्शन प्राप्त होता है। बेशक, हाइब्रिड बॉन्डिंग तकनीक के लिए नई विनिर्माण, सफाई और परीक्षण विधियों की आवश्यकता होती है।

अब, छोटी पिच अधिक आकर्षक क्यों है? इंटेल चिपलेट डिज़ाइन दृष्टिकोण की ओर बढ़ रहा है, जहां SoCs को GPU, CPU, IO चिप्स में विघटित किया जाता है, जिन्हें बाद में SiP तकनीक का उपयोग करके एक पैकेज में एकीकृत किया जाता है। इसके अतिरिक्त, चिपलेट प्रौद्योगिकी के माध्यम से, छोटे ब्लॉकों में अलग-अलग आईपी होते हैं और उनका पुन: उपयोग किया जा सकता है। यह एक उत्कृष्ट तकनीक है जो विशिष्ट ग्राहक आवश्यकताओं के आधार पर अनुकूलित उत्पादों की अनुमति देती है।

चिपलेट तकनीक ने चिप-टू-चिप इंटरकनेक्ट में क्रांति ला दी है, क्योंकि अधिक चिप-टू-चिप कनेक्शन के लिए उच्च इंटरकनेक्ट घनत्व की आवश्यकता होती है। इससे पारंपरिक बम्प बॉन्डिंग से हाइब्रिड बॉन्डिंग की ओर बदलाव आया है।

इसके अलावा, हमारे सामने एक और चुनौती है कि विनिर्माण प्रक्रिया को समान गति से बनाए रखते हुए इन चिप्स को एक साथ कैसे जोड़ा जाए। अधिक चिप्स रखने पर, क्या हम एक समय में केवल एक चिप रखकर उन्हें पर्याप्त तेजी से संसाधित कर सकते हैं? समाधान बैच असेंबली में निहित है, जिसे हम सेल्फ-असेंबली तकनीक कहते हैं।

इंटेल एक ही प्रक्रिया चरण में कई चिप्स के प्लेसमेंट पर शोध करने के लिए इलेक्ट्रॉनिक्स और सूचना प्रौद्योगिकी के लिए फ्रांसीसी वैकल्पिक ऊर्जा और परमाणु ऊर्जा आयोग की प्रयोगशाला सीईए-एलईटीआई के साथ सक्रिय रूप से सहयोग कर रहा है। इसमें नियतात्मक और तीव्र प्लेसमेंट के साथ-साथ अधिक चिप्स चुनना और रखना शामिल है।

स्व-असेंबली प्रक्रिया के दौरान, चिप्स में खुद को अपनी सबसे कम ऊर्जा स्थिति में पुनर्स्थापित करने की क्षमता होती है। उन्हें पर्याप्त करीब लाकर, वे स्वायत्त रूप से इकट्ठे हो जाएंगे और खुद को न्यूनतम ऊर्जा विन्यास में स्थापित कर लेंगे। यह एक स्व-असेंबली तंत्र है जिस पर इंटेल द्वारा CEA-LETI के सहयोग से शोध किया जा रहा है।

हमने उन्नत पैकेजिंग प्रौद्योगिकी के लिए अपने रोडमैप में हाइब्रिड बॉन्डिंग और सेल्फ-असेंबली प्रौद्योगिकियों को पहले ही शामिल कर लिया है।