Introducción

Intel es un líder global en la industria y la innovación de semiconductores, dedicado a impulsar la innovación y los avances en tecnologías como la inteligencia artificial, 5G y la computación de alto rendimiento, y a impulsar el mundo inteligente interconectado. Hace 56 años, uno de los fundadores de Intel, Gordon Moore, propuso la Ley de Moore, que ha impulsado el desarrollo de la industria de los circuitos integrados hasta el día de hoy. En el campo del empaquetado avanzado, Intel sigue siendo un líder tecnológico, introduciendo creativamente tecnologías avanzadas de empaquetado e interconexión como EMIB, Foveros, Co-EMIB y ODI, y continúa impulsando la tecnología. Hoy tenemos la oportunidad de conectarnos con Johanna Swan, directora de investigación de embalajes y soluciones de sistemas de Intel, para entablar una comunicación e intercambio profundos sobre tecnología de embalaje avanzada y aprender sobre los desarrollos de vanguardia en embalaje avanzado. En el campo de las computadoras personales, Intel es sin duda la empresa más creativa. Intel Inside ha penetrado profundamente en los corazones de las personas. Desde Pentium hasta Core, y luego hasta i3, i5, i7 e i9, cada producto brinda a las personas una experiencia completamente nueva, impulsando el mundo digital hacia adelante continuamente.

Ha llegado la era de la heterogeneidad. ¿Intel ha desatado nueva creatividad y qué nuevas tecnologías y productos traerá al mundo? Escuchemos la voz de Intel.

Sun Li 

Primero, nos gustaría pedirle al Director Swan que hable sobre el plan de investigación y desarrollo de Intel y los últimos resultados de la investigación en el campo de la tecnología de embalaje avanzada.

johanna cisne 

Claro, primero me gustaría compartir con todos la hoja de ruta de Intel para la tecnología de empaquetado avanzada. El eje X en el gráfico representa la eficiencia energética, el eje Y representa la densidad de interconexión y el eje Z demuestra la escalabilidad de nuestra tecnología.

Desde el empaque estándar hasta el puente de interconexión de múltiples chips integrado (EMIB), se incluyen más chips en el paquete y el paso entre los golpes se hace más pequeño, disminuyendo de 100 um a 55-36 um.

A continuación, Intel pretende lograr pasos de impacto inferiores a 10 um. ¿Qué significa lograr un paso de tope inferior a 10 micrómetros? Esto nos lleva a la tecnología Hybrid Bonding de Intel.

En el ECTC de este año, Intel presentó un documento sobre la tecnología Hybrid Bonding, que es un método para lograr interconexiones más densas entre chips apilados y permite factores de forma más pequeños. La tecnología en el lado izquierdo del diagrama, conocida como Foveros, tiene un paso de 50 micrómetros, con aproximadamente 400 golpes por milímetro cuadrado. Para el futuro, Intel pretende reducir el paso de los golpes a aproximadamente 10 micrómetros y lograr 10,000 golpes por milímetro cuadrado.

La tecnología Hybrid Bonding permite más interconexiones entre chips, lo que resulta en una menor capacitancia, menor potencia por canal y una dirección hacia la entrega de productos superiores.

El siguiente diagrama compara la tecnología de unión por impacto tradicional con la tecnología de unión híbrida. La tecnología de unión híbrida requiere nuevos métodos de fabricación, manipulación, limpieza y prueba. Las ventajas de la tecnología Hybrid Bonding incluyen una mayor capacidad de carga de corriente, pasos escalables por debajo de 1 micrón y un rendimiento térmico mejorado.

En el diagrama, podemos ver que en la tecnología tradicional de unión por impacto, hay pilares de cobre con soldadura entre los dos chips. Se unen mediante soldadura por reflujo y luego se rellenan con relleno inferior.

La tecnología Hybrid Bonding, por otro lado, es diferente de la tradicional unión por relieve. No presenta protuberancias prominentes. La superficie dieléctrica especialmente fabricada es muy lisa, de hecho, incluso tiene un ligero rebaje. Los dos chips se unen a temperatura ambiente y luego se eleva la temperatura para el recocido. En este punto, el cobre se expande y se une firmemente, formando una conexión eléctrica.

La tecnología de unión híbrida permite una reducción del paso de interconexión a menos de 10 micrómetros, logrando una mayor capacidad de carga de corriente, una densidad de interconexión de cobre más densa y un mejor rendimiento térmico en comparación con el relleno insuficiente. Por supuesto, la tecnología Hybrid Bonding requiere nuevos métodos de fabricación, limpieza y prueba.

Ahora bien, ¿por qué resulta más atractivo un terreno de juego más pequeño? Intel está cambiando hacia un enfoque de diseño de chiplets, donde los SoC se descomponen en GPU, CPU y chips IO, que luego se integran en un solo paquete utilizando tecnología SiP. Además, mediante la tecnología chiplet, los bloques más pequeños tienen IP individuales y pueden reutilizarse. Esta es una técnica excelente que permite productos personalizados según las necesidades específicas del cliente.

La tecnología chiplet ha revolucionado las interconexiones de chip a chip, ya que más conexiones de chip a chip requieren una mayor densidad de interconexión. Esto ha llevado a un cambio de los tradicionales “bump bonding” a los híbridos.

Además, nos enfrentamos a otro desafío: cómo ensamblar estos chips manteniendo el proceso de fabricación a la misma velocidad. Con más chips para colocar, ¿podemos procesarlos lo suficientemente rápido colocando solo un chip a la vez? La solución está en el montaje por lotes, lo que llamamos tecnología de automontaje.

Intel está colaborando activamente con CEA-LETI, el Laboratorio de Electrónica y Tecnología de la Información de la Comisión Francesa de Energías Alternativas y Energía Atómica, para investigar la colocación de múltiples chips en un solo paso del proceso. Esto implica una colocación determinista y rápida, así como recoger y colocar más virutas.

Durante el proceso de autoensamblaje, los chips tienen la capacidad de restaurarse a su estado de energía más bajo. Al acercarlos lo suficiente, se ensamblarán y posicionarán de forma autónoma en la configuración de mínima energía. Se trata de un mecanismo de autoensamblaje que Intel está investigando en colaboración con CEA-LETI.

Ya hemos incorporado tecnologías de autoensamblaje y unión híbrida en nuestra hoja de ruta para tecnología de embalaje avanzada.