Introdução

A Intel é líder global na indústria e inovação de semicondutores, dedicada a impulsionar a inovação e avanços em tecnologias como inteligência artificial, 5G e computação de alto desempenho, e a impulsionar o mundo interconectado inteligente. Há 56 anos, um dos fundadores da Intel, Gordon Moore, propôs a Lei de Moore, que tem impulsionado o desenvolvimento da indústria de circuitos integrados até hoje. No campo de embalagens avançadas, a Intel continua sendo líder tecnológica, introduzindo criativamente embalagens avançadas e tecnologias de interconexão, como EMIB, Foveros, Co-EMIB e ODI, continuando a impulsionar a tecnologia. Hoje, temos a oportunidade de nos conectarmos com Johanna Swan, Diretora de Pesquisa de Embalagens e Soluções de Sistemas da Intel, para nos envolvermos em comunicação e intercâmbio aprofundados sobre tecnologia de embalagens avançadas e para aprendermos sobre os desenvolvimentos de ponta em embalagens avançadas. No campo dos computadores pessoais, a Intel é sem dúvida a empresa mais criativa. O Intel Inside penetrou profundamente no coração das pessoas. Do Pentium ao Core e depois ao i3, i5, i7 e i9, cada produto traz às pessoas uma experiência totalmente nova, impulsionando continuamente o mundo digital.

A era da heterogeneidade chegou. A Intel liberou nova criatividade e que novas tecnologias e produtos trará ao mundo? Vamos ouvir a voz da Intel.

Suny Li 

Primeiramente, gostaríamos de pedir ao Diretor Swan que falasse sobre o plano de pesquisa e desenvolvimento da Intel e os resultados mais recentes da pesquisa na área de tecnologia avançada de embalagens.

Joana Cisne 

Claro, primeiro gostaria de compartilhar com todos o roteiro da Intel para tecnologia de empacotamento avançada. O eixo X no gráfico representa a eficiência energética, o eixo Y representa a densidade de interconexão e o eixo Z demonstra a escalabilidade da nossa tecnologia.

Da embalagem padrão à ponte de interconexão multichip incorporada (EMIB), mais chips estão sendo incluídos no pacote, e o passo entre as saliências está se tornando menor, diminuindo de 100um para 55-36um.

Em seguida, a Intel pretende atingir pitches menores que 10um. O que significa atingir um bump pitch menor que 10 micrômetros? Isso nos leva à tecnologia Hybrid Bonding da Intel.

No ECTC deste ano, a Intel apresentou um artigo sobre a tecnologia Hybrid Bonding, que é um método para obter interconexões mais densas entre chips empilhados e permite formatos menores. A tecnologia no lado esquerdo do diagrama, conhecida como Foveros, tem um passo de colisão de 50 micrômetros, com aproximadamente 400 saliências por milímetro quadrado. Para o futuro, a Intel pretende reduzir a inclinação para aproximadamente 10 micrômetros e atingir 10,000 saliências por milímetro quadrado.

A tecnologia Hybrid Bonding permite mais interconexões entre chips, resultando em menor capacitância, potência reduzida por canal e direcionamento para o fornecimento de produtos superiores.

O diagrama a seguir compara a tecnologia tradicional de bump bonding com a tecnologia Hybrid Bonding. A tecnologia Hybrid Bonding requer novos métodos de fabricação, manuseio, limpeza e testes. As vantagens da tecnologia Hybrid Bonding incluem maior capacidade de transporte de corrente, passos escalonáveis ​​abaixo de 1 mícron e melhor desempenho térmico.

No diagrama, podemos ver que na tecnologia tradicional de bump bonding, existem pilares de cobre com solda entre os dois chips. Eles são unidos por meio de soldagem por refluxo e depois preenchidos com preenchimento insuficiente.

A tecnologia Hybrid Bonding, por outro lado, é diferente da tradicional bump bonding. Não apresenta saliências proeminentes. A superfície dielétrica especialmente fabricada é muito lisa; na verdade, possui até um leve recesso. Os dois chips são unidos à temperatura ambiente e depois elevados em temperatura para recozimento. Neste ponto, o cobre se expande e se liga firmemente, formando uma conexão elétrica.

A tecnologia Hybrid Bonding permite uma redução no passo de interconexão para menos de 10 micrômetros, alcançando maior capacidade de transporte de corrente, densidade de interconexão de cobre mais densa e melhor desempenho térmico em comparação com o preenchimento insuficiente. É claro que a tecnologia Hybrid Bonding requer novos métodos de fabricação, limpeza e testes.

Agora, por que um campo menor é mais atraente? A Intel está mudando para uma abordagem de design de chips, onde os SoCs são decompostos em chips GPU, CPU e IO, que são então integrados em um único pacote usando a tecnologia SiP. Além disso, por meio da tecnologia de chips, blocos menores possuem IPs individuais e podem ser reutilizados. Esta é uma excelente técnica que permite produtos customizados de acordo com as necessidades específicas do cliente.

A tecnologia chiplet revolucionou as interconexões chip a chip, pois mais conexões chip a chip exigem maior densidade de interconexão. Isto levou a uma mudança da colagem tradicional para a ligação híbrida.

Além disso, enfrentamos outro desafio: como montar esses chips e manter o processo de fabricação na mesma velocidade. Com mais chips para colocar, podemos processá-los com rapidez suficiente, colocando apenas um chip por vez? A solução está na montagem em lote, que chamamos de tecnologia de automontagem.

A Intel está colaborando ativamente com o CEA-LETI, o Laboratório de Eletrônica e Tecnologia da Informação da Comissão Francesa de Energias Alternativas e Energia Atômica, para pesquisar a colocação de múltiplos chips em uma única etapa do processo. Isso envolve um posicionamento determinístico e rápido, bem como a seleção e colocação de mais fichas.

Durante o processo de automontagem, os chips têm a capacidade de se restaurar ao seu estado de energia mais baixo. Ao aproximá-los o suficiente, eles se montarão e se posicionarão de forma autônoma na configuração de energia mínima. Este é um mecanismo de automontagem que está sendo pesquisado pela Intel em colaboração com o CEA-LETI.

Já incorporamos tecnologias de ligação híbrida e automontagem em nosso roteiro para tecnologia avançada de embalagens.