Pengenalan

Intel ialah peneraju global dalam industri semikonduktor dan inovasi, yang berdedikasi untuk memacu inovasi dan penemuan dalam teknologi seperti kecerdasan buatan, 5G, dan pengkomputeran berprestasi tinggi, serta memperkasakan dunia yang saling berkaitan dengan pintar. 56 tahun yang lalu, salah seorang pengasas Intel, Gordon Moore, mencadangkan Undang-undang Moore, yang telah memacu pembangunan industri litar bersepadu sehingga hari ini. Dalam bidang pembungkusan termaju, Intel kekal sebagai peneraju teknologi, dengan kreatif memperkenalkan pembungkusan termaju dan teknologi saling sambung seperti EMIB, Foveros, Co-EMIB dan ODI, terus memacu teknologi ke hadapan. Hari ini, kami berpeluang untuk berhubung dengan Johanna Swan, Pengarah Penyelidikan Pembungkusan dan Penyelesaian Sistem di Intel, untuk melibatkan diri dalam komunikasi dan pertukaran yang mendalam tentang teknologi pembungkusan termaju, dan untuk mengetahui tentang perkembangan termaju dalam pembungkusan termaju. Dalam bidang komputer peribadi, Intel sudah pasti syarikat yang paling kreatif. Intel Inside telah menembusi hati orang ramai. Daripada Pentium ke Core, dan kemudian ke i3, i5, i7 dan i9, setiap produk membawakan pengalaman baharu kepada pengguna, memacu dunia digital ke hadapan secara berterusan.

Era heterogeniti telah tiba. Adakah Intel telah melancarkan kreativiti baharu, dan apakah teknologi serta produk baharu yang akan dibawakannya kepada dunia? Jom dengar suara dari Intel.

Suny Li 

Pertama, kami ingin meminta Pengarah Swan bercakap tentang rancangan penyelidikan dan pembangunan Intel dan hasil penyelidikan terkini dalam bidang teknologi pembungkusan termaju.

Johanna Swan 

Sudah tentu, pertama saya ingin berkongsi dengan semua orang pelan hala tuju Intel untuk teknologi pembungkusan termaju. Paksi-X dalam carta mewakili kecekapan kuasa, paksi-Y mewakili ketumpatan antara sambungan, dan paksi-Z menunjukkan kebolehskalaan teknologi kami.

Daripada pembungkusan standard kepada jambatan sambung berbilang cip (EMIB), lebih banyak cip dimasukkan ke dalam pakej, dan jarak antara bonggol menjadi lebih kecil, berkurangan daripada 100um kepada 55-36um.

Seterusnya, Intel menyasarkan untuk mencapai pic bump yang lebih kecil daripada 10um. Apakah maksud mencapai padang benjolan yang lebih kecil daripada 10 mikrometer? Ini membawa kita kepada teknologi Ikatan Hibrid Intel.

Pada ECTC tahun ini, Intel membentangkan kertas kerja mengenai teknologi Hybrid Bonding, yang merupakan kaedah untuk mencapai interkoneksi yang lebih padat antara cip bertindan dan membolehkan faktor bentuk yang lebih kecil. Teknologi di sebelah kiri gambar rajah, yang dikenali sebagai Foveros, mempunyai pic benjolan 50 mikrometer, dengan kira-kira 400 bonggol setiap milimeter persegi. Untuk masa hadapan, Intel menyasarkan untuk mengurangkan padang benjolan kepada kira-kira 10 mikrometer dan mencapai 10,000 benjolan setiap milimeter persegi.

Teknologi Ikatan Hibrid membolehkan lebih banyak sambungan antara cip, menghasilkan kapasiti yang lebih rendah, mengurangkan kuasa setiap saluran dan arah ke arah menyampaikan produk unggul.

Rajah berikut membandingkan teknologi ikatan bonggol tradisional dengan teknologi Ikatan Hibrid. Teknologi Ikatan Hibrid memerlukan kaedah pembuatan, pengendalian, pembersihan dan ujian baharu. Kelebihan teknologi Hybrid Bonding termasuk kapasiti bawaan arus yang lebih tinggi, pic berskala di bawah 1 mikron, dan prestasi terma yang lebih baik.

Daripada rajah, kita dapat melihat bahawa dalam teknologi ikatan bonggol tradisional, terdapat tiang tembaga dengan pateri di antara kedua-dua cip. Mereka dilampirkan bersama melalui pematerian aliran semula dan kemudian diisi dengan underfill.

Teknologi Ikatan Hibrid, sebaliknya, berbeza daripada ikatan bonggol tradisional. Ia tidak mempunyai benjolan yang menonjol. Permukaan dielektrik yang dihasilkan khas sangat licin, malah ia mempunyai sedikit ceruk. Kedua-dua cip dicantumkan bersama pada suhu bilik, dan kemudian dinaikkan suhu untuk penyepuhlindapan. Pada ketika ini, kuprum mengembang dan terikat dengan kukuh, membentuk sambungan elektrik.

Teknologi Ikatan Hibrid membolehkan pengurangan padang antara sambungan kepada di bawah 10 mikrometer, mencapai kapasiti bawaan arus yang lebih tinggi, ketumpatan intersambung kuprum yang lebih padat dan prestasi terma yang lebih baik berbanding dengan isian bawah. Sudah tentu, teknologi Ikatan Hibrid memerlukan kaedah pembuatan, pembersihan dan ujian baharu.

Sekarang, mengapa nada yang lebih kecil lebih menarik? Intel sedang beralih ke pendekatan reka bentuk ciplet, di mana SoC diuraikan menjadi cip GPU, CPU, IO, yang kemudiannya disepadukan dalam satu pakej menggunakan teknologi SiP. Selain itu, melalui teknologi chiplet, blok yang lebih kecil mempunyai IP individu dan boleh digunakan semula. Ini adalah teknik terbaik yang membolehkan produk tersuai berdasarkan keperluan pelanggan tertentu.

Teknologi ciplet telah merevolusikan sambung cip-ke-cip, kerana lebih banyak sambungan cip-ke-cip memerlukan ketumpatan intersambung yang lebih tinggi. Ini telah membawa kepada peralihan daripada ikatan bonggol tradisional kepada ikatan hibrid.

Tambahan pula, kami menghadapi satu lagi cabaran dalam cara memasang cip ini bersama-sama sambil mengekalkan proses pembuatan pada kelajuan yang sama. Dengan lebih banyak cip untuk diletakkan, bolehkah kita memprosesnya dengan cukup pantas dengan meletakkan hanya satu cip pada satu masa? Penyelesaiannya terletak pada pemasangan kelompok, yang kami rujuk sebagai teknologi pemasangan sendiri.

Intel secara aktif bekerjasama dengan CEA-LETI, Tenaga Alternatif Perancis dan Makmal Suruhanjaya Tenaga Atom untuk Elektronik & Teknologi Maklumat, untuk menyelidik penempatan berbilang cip dalam satu langkah proses. Ini melibatkan penempatan deterministik dan pantas, serta memilih dan meletakkan lebih banyak cip.

Semasa proses pemasangan sendiri, cip mempunyai keupayaan untuk memulihkan diri mereka kepada keadaan tenaga terendahnya. Dengan mendekatkan mereka dengan cukup, mereka akan secara autonomi memasang dan meletakkan diri mereka dalam konfigurasi tenaga minimum. Ini adalah mekanisme pemasangan sendiri yang sedang dikaji oleh Intel dengan kerjasama CEA-LETI.

Kami telah pun memasukkan teknologi ikatan hibrid dan pemasangan sendiri ke dalam pelan hala tuju kami untuk teknologi pembungkusan termaju.