Giới thiệu

Intel là công ty dẫn đầu toàn cầu trong ngành công nghiệp bán dẫn và đổi mới, chuyên thúc đẩy đổi mới và đột phá trong các công nghệ như trí tuệ nhân tạo, 5G và điện toán hiệu năng cao cũng như cung cấp năng lượng cho thế giới kết nối thông minh. 56 năm trước, một trong những người sáng lập Intel, Gordon Moore, đã đề xuất Định luật Moore, định luật đã thúc đẩy sự phát triển của ngành công nghiệp mạch tích hợp cho đến ngày nay. Trong lĩnh vực đóng gói tiên tiến, Intel vẫn là công ty dẫn đầu về công nghệ, giới thiệu một cách sáng tạo các công nghệ đóng gói và kết nối tiên tiến như EMIB, Foveros, Co-EMIB và ODI, tiếp tục thúc đẩy công nghệ phát triển. Hôm nay, chúng tôi có cơ hội kết nối với Johanna Swan, Giám đốc Giải pháp Hệ thống và Nghiên cứu Bao bì tại Intel, để tham gia trao đổi và trao đổi chuyên sâu về công nghệ đóng gói tiên tiến cũng như tìm hiểu về những phát triển tiên tiến trong lĩnh vực đóng gói tiên tiến. Trong lĩnh vực máy tính cá nhân, Intel chắc chắn là công ty sáng tạo nhất. Intel Inside đã đi sâu vào lòng người. Từ Pentium đến Core, rồi đến i3, i5, i7 và i9, mỗi sản phẩm đều mang đến cho mọi người một trải nghiệm hoàn toàn mới, thúc đẩy thế giới kỹ thuật số không ngừng phát triển.

Thời đại của sự không đồng nhất đã đến. Intel đã giải phóng sức sáng tạo mới chưa và hãng sẽ mang đến những công nghệ, sản phẩm mới nào cho thế giới? Hãy cùng lắng nghe tiếng nói từ Intel.

Tôn Lý 

Đầu tiên, chúng tôi xin mời Giám đốc Swan phát biểu về kế hoạch nghiên cứu phát triển của Intel cũng như những kết quả nghiên cứu mới nhất trong lĩnh vực công nghệ đóng gói tiên tiến.

Thiên Nga Johanna 

Chắc chắn rồi, trước tiên tôi muốn chia sẻ với mọi người lộ trình của Intel về công nghệ đóng gói tiên tiến. Trục X trong biểu đồ thể hiện hiệu quả sử dụng năng lượng, trục Y thể hiện mật độ kết nối và trục Z thể hiện khả năng mở rộng công nghệ của chúng tôi.

Từ bao bì tiêu chuẩn đến cầu nối đa chip nhúng (EMIB), nhiều chip hơn đang được đưa vào gói và khoảng cách giữa các va chạm ngày càng nhỏ hơn, giảm từ 100um xuống 55-36um.

Tiếp theo, Intel đặt mục tiêu đạt được bước nhảy nhỏ hơn 10um. Việc đạt được bước nhảy nhỏ hơn 10 micromet có nghĩa là gì? Điều này đưa chúng ta đến với công nghệ Liên kết lai của Intel.

Tại ECTC năm nay, Intel đã trình bày một bài viết về công nghệ Liên kết lai, một phương pháp giúp đạt được các kết nối dày đặc hơn giữa các chip xếp chồng lên nhau và cho phép các kiểu dáng nhỏ hơn. Công nghệ ở phía bên trái của sơ đồ, được gọi là Foveros, có bước va chạm là 50 micromet, với khoảng 400 lần va chạm trên một milimet vuông. Trong tương lai, Intel đặt mục tiêu giảm khoảng cách va chạm xuống khoảng 10 micromet và đạt được 10,000 va chạm trên mỗi milimet vuông.

Công nghệ Hybrid Bonding cho phép nhiều kết nối hơn giữa các chip, dẫn đến điện dung thấp hơn, giảm công suất trên mỗi kênh và hướng tới việc cung cấp các sản phẩm ưu việt.

Sơ đồ sau đây so sánh công nghệ dán va đập truyền thống với công nghệ kết dính lai. Công nghệ liên kết lai đòi hỏi các phương pháp sản xuất, xử lý, làm sạch và thử nghiệm mới. Ưu điểm của công nghệ Liên kết lai bao gồm khả năng mang dòng điện cao hơn, các bước có thể mở rộng dưới 1 micron và hiệu suất nhiệt được cải thiện.

Từ sơ đồ, chúng ta có thể thấy rằng trong công nghệ liên kết va đập truyền thống, có các cột đồng được hàn giữa hai chip. Chúng được gắn với nhau thông qua hàn nóng chảy lại và sau đó được lấp đầy bằng vật liệu lót.

Mặt khác, công nghệ Hybrid Bonding khác với công nghệ kết dính truyền thống. Nó không có vết sưng nổi bật. Bề mặt điện môi được sản xuất đặc biệt rất mịn, trên thực tế, nó thậm chí còn có một chút lõm xuống. Hai con chip được gắn với nhau ở nhiệt độ phòng, sau đó tăng nhiệt độ để ủ. Lúc này, đồng nở ra và liên kết chặt chẽ với nhau, tạo thành một kết nối điện.

Công nghệ Liên kết lai cho phép giảm bước kết nối xuống dưới 10 micromet, đạt được khả năng mang dòng điện cao hơn, mật độ liên kết đồng dày đặc hơn và hiệu suất nhiệt tốt hơn so với phương pháp lấp đầy. Tất nhiên, công nghệ Liên kết lai đòi hỏi các phương pháp sản xuất, làm sạch và thử nghiệm mới.

Bây giờ, tại sao quảng cáo chiêu hàng nhỏ lại hấp dẫn hơn? Intel đang chuyển sang phương pháp thiết kế chiplet, trong đó SoC được phân tách thành các chip GPU, CPU, IO, sau đó được tích hợp trong một gói duy nhất sử dụng công nghệ SiP. Ngoài ra, thông qua công nghệ chiplet, các khối nhỏ hơn có IP riêng lẻ và có thể được tái sử dụng. Đây là một kỹ thuật tuyệt vời cho phép tùy chỉnh các sản phẩm dựa trên nhu cầu cụ thể của khách hàng.

Công nghệ Chiplet đã cách mạng hóa các kết nối giữa chip với chip, vì ngày càng có nhiều kết nối giữa chip với chip đòi hỏi mật độ kết nối cao hơn. Điều này đã dẫn đến sự thay đổi từ liên kết va chạm truyền thống sang liên kết lai.

Hơn nữa, chúng tôi phải đối mặt với một thách thức khác là làm thế nào để lắp ráp các con chip này lại với nhau trong khi vẫn duy trì quy trình sản xuất ở cùng tốc độ. Với nhiều chip hơn được đặt, liệu chúng ta có thể xử lý chúng đủ nhanh bằng cách chỉ đặt một chip mỗi lần không? Giải pháp nằm ở việc lắp ráp hàng loạt mà chúng tôi gọi là công nghệ tự lắp ráp.

Intel đang tích cực cộng tác với CEA-LETI, Phòng thí nghiệm về Điện tử & Công nghệ Thông tin của Ủy ban Năng lượng Nguyên tử và Năng lượng Thay thế Pháp, để nghiên cứu cách bố trí nhiều chip trong một bước quy trình duy nhất. Điều này liên quan đến việc sắp xếp nhanh chóng và xác định, cũng như chọn và đặt nhiều chip hơn.

Trong quá trình tự lắp ráp, chip có khả năng tự phục hồi về trạng thái năng lượng thấp nhất. Bằng cách đưa chúng đến đủ gần, chúng sẽ tự động lắp ráp và định vị mình ở cấu hình năng lượng tối thiểu. Đây là cơ chế tự lắp ráp đang được Intel phối hợp với CEA-LETI nghiên cứu.

Chúng tôi đã kết hợp các công nghệ liên kết lai và tự lắp ráp vào lộ trình phát triển công nghệ đóng gói tiên tiến của mình.