引言

英特爾是全球半導體產業和創新的領導者，致力於推動人工智慧、5G、高效能運算等技術的創新和突破，賦能智慧互聯世界。 56年前，英特爾創辦人之一戈登‧摩爾提出了摩爾定律，至今一直推動著積體電路產業的發展。在先進封裝領域，英特爾仍保持技術領先地位，創意推出EMIB、Foveros、Co-EMIB、ODI等先進封裝與互連技術，持續推動技術向前發展。今天，我們有機會連線到英特爾封裝研究與系統解決方案總監Johanna Swan，就先進封裝技術進行深入的溝通與交流，了解先進封裝領域的前沿動態。在個人電腦領域，英特爾無疑是最具創造力的公司。 Intel Inside已經深入人心。從奔騰到酷睿，再到i3、i5、i7、i9，每一款產品都帶給人們全新的體驗，推動數位世界不斷前進。

異質化時代已經來臨。英特爾是否釋放了新的創造力，將為世界帶來哪些新技術和新產品？讓我們來聽聽來自英特爾的聲音。

李孫妮 

首先我們請Swan總監談談Intel在先進封裝技術領域的研發計畫與最新研究成果。

約翰娜·斯旺 

當然，首先我想跟大家分享一下英特爾先進封裝技術的路線圖。圖表中的 X 軸代表功率效率，Y 軸代表互連密度，Z 軸代表我們技術的可擴展性。

從標準封裝到嵌入式多晶片互連橋（EMIB），封裝中包含的晶片越來越多，凸塊之間的間距也越來越小，從100um減小到55-36um。

接下來，英特爾的目標是實現凸塊間距小於10um。凸塊間距小於 10 微米代表什麼？這為我們帶來了英特爾的混合鍵結技術。

在今年的 ECTC 上，英特爾發表了一篇有關混合鍵合技術的論文，該技術是一種在堆疊晶片之間實現更密集互連並實現更小外形尺寸的方法。圖左側的技術稱為 Foveros，凸塊間距為 50 微米，每平方毫米約有 400 個凸塊。未來，英特爾的目標是將凸塊間距縮小至約10微米，並實現每平方毫米10,000個凸塊。

混合鍵合技術可實現晶片之間更多的互連，從而降低電容、降低每通道功耗，並朝著提供優質產品的方向發展。

下圖比較了傳統凸點接合技術與混合接合技術。混合鍵結技術需要新的製造、處理、清潔和測試方法。混合鍵合技術的優點包括更高的載流能力、小於 1 微米的可擴展間距以及改進的熱性能。

從圖中我們可以看到，在傳統的凸塊接合技術中，兩個晶片之間有一個帶有焊料的銅柱。它們透過回流焊接連接在一起，然後填充底部填充膠。

另一方面，混合鍵合技術不同於傳統的凸塊鍵結。它沒有明顯的凸起。特製的介質表面非常光滑，甚至有輕微的凹進。兩個晶片在室溫下粘合在一起，然後升溫進行退火。此時，銅膨脹並牢固地結合在一起，形成電氣連接。

與底部填充相比，混合鍵合技術可將互連間距減小至 10 微米以下，從而實現更高的載流能力、更密集的銅互連密度以及更好的熱性能。當然，混合鍵結技術需要新的製造、清潔和測試方法。

現在，為什麼較小的間距更具吸引力？英特爾正在轉向小晶片設計方法，其中 SoC 被分解為 GPU、CPU、IO 晶片，然後使用 SiP 技術將它們整合在單一封裝中。此外，透過小晶片技術，較小的區塊具有單獨的 IP 並且可以重複使用。這是一項出色的技術，可以根據特定客戶需求客製化產品。

Chiplet 技術徹底改變了晶片間互連，因為更多的晶片間連接需要更高的互連密度。這導致了從傳統凸塊鍵合到混合鍵合的轉變。

此外，我們面臨的另一個挑戰是如何將這些晶片組裝在一起，同時保持製造過程相同的速度。當需要放置更多晶片時，我們一次只放置一個晶片是否可以足夠快地處理它們？解決方案在於批量組裝，我們稱之為自組裝技術。

英特爾正在與法國替代能源和原子能委員會電子與資訊技術實驗室 CEA-LETI 積極合作，研究在單一製程步驟中放置多個晶片。這涉及確定性和快速放置，以及拾取和放置更多晶片。

在自組裝過程中，晶片能夠將自身恢復到最低能量狀態。透過使它們足夠接近，它們將自主組裝並將自己定位在最小能量配置中。這是英特爾與 CEA-LETI 合作研究的自組裝機制。

我們已經將混合鍵結和自組裝技術納入我們的先進封裝技術路線圖中。