Tradicionalmente, la conexión eléctrica entre el chip IC y el exterior se logra mediante cables metálicos que conectan las E/S del chip al encapsulado a través de la unión y los pines del encapsulado. A medida que el tamaño de los chips IC se reduce y la escala de integración se expande, el espaciado entre las E/S disminuye y su número aumenta. Cuando el espaciado entre las E/S se reduce a menos de 70 µm, la tecnología de unión por cable deja de ser aplicable y se deben buscar nuevos enfoques técnicos. La tecnología de encapsulado a nivel de oblea utiliza procesos de redistribución de película delgada para que las E/S se distribuyan en toda la superficie del chip IC en lugar de limitarse al área periférica del chip, resolviendo así el problema de la conexión eléctrica de los chips de E/S de alta densidad y paso fino.

Entre las numerosas tecnologías de empaquetado, la tecnología de empaquetado a nivel de oblea (WPA) es la más innovadora y la que más atención ha acaparado a nivel mundial. Representa un avance revolucionario en la tecnología de empaquetado. Esta tecnología utiliza obleas como objeto de procesamiento. Numerosos chips se empaquetan, envejecen, prueban y, finalmente, se cortan en dispositivos individuales sobre la oblea. Esto reduce el tamaño del paquete al de un chip IC y disminuye significativamente los costos de producción. Las ventajas de la tecnología WPA le han valido un gran reconocimiento desde su aparición, lo que le ha permitido alcanzar rápidamente un enorme desarrollo y una amplia aplicación. En productos portátiles como teléfonos móviles, se han utilizado ampliamente EPROM, IPD (dispositivos pasivos integrados), chips analógicos y otros dispositivos empaquetados a nivel de oblea. El número de categorías de dispositivos que utilizan WPA está en aumento, y esta tecnología se encuentra en rápido desarrollo.

Con el fin de mejorar la aplicabilidad del empaquetado a nivel de oblea y ampliar su ámbito de aplicación, se están investigando y desarrollando diversas tecnologías nuevas, al tiempo que se resuelven los problemas que surgen durante el proceso de industrialización y se llevan a cabo investigaciones sobre el estado actual, la aplicación y el desarrollo de la tecnología de empaquetado a nivel de oblea.

Envasado a nivel de oblea

El desarrollo inicial de WLP se debió a la fabricación de componentes de E/S de baja velocidad y transistores de baja velocidad para teléfonos móviles, como sensores pasivos integrados y circuitos integrados de transmisión de energía. Actualmente, WLP se encuentra en fase de desarrollo. Impulsada por aplicaciones como Bluetooth, componentes GPS (sistema de posicionamiento global) y tarjetas de sonido, la demanda crece gradualmente. Se espera que, al llegar a la etapa de producción de teléfonos móviles 3G, diversas aplicaciones de contenido para móviles, como sintonizadores de TV, transmisores FM y memorias apilables, impulsen el crecimiento de WLP. A medida que los fabricantes de dispositivos de almacenamiento comiencen a implementar WLP, se producirán cambios de paradigma en toda la industria.

Actualmente, la tecnología de empaquetado a nivel de oblea se utiliza ampliamente en campos como la memoria flash, la EEPROM, la DRAM de alta velocidad, la SRAM, los controladores LCD, los dispositivos de radiofrecuencia, los dispositivos lógicos, los dispositivos de gestión de energía/batería y los dispositivos analógicos (reguladores de voltaje, sensores de temperatura, controladores, amplificadores operacionales, amplificadores de potencia). El empaquetado a nivel de oblea utiliza principalmente dos tecnologías básicas: la tecnología de redistribución de película y la formación de protuberancias. La primera se utiliza para convertir las áreas de soldadura distribuidas a lo largo de la periferia del chip en áreas de soldadura de protuberancias distribuidas en una matriz planar sobre la superficie del chip. La segunda se utiliza para crear protuberancias en el área de la almohadilla de protuberancias para formar una matriz de bolas de soldadura.

Redistribución de película delgada WL-CSP

El proceso WL-CSP de redistribución de membrana es el más utilizado actualmente. Debido a su bajo costo, resulta muy adecuado para los requisitos de confiabilidad de aplicaciones de placas de circuito impreso portátiles y de alto volumen. Al igual que otros procesos WLP, las obleas de WL-CSP de redistribución de película delgada se fabrican mediante procesos de obleas convencionales. Antes de enviar las obleas al proveedor de WLP, se realizan pruebas para clasificar los circuitos y generar diagramas de obleas de los circuitos calificados. Antes de redistribuir las obleas, se debe evaluar la disposición del dispositivo para confirmar si la oblea es adecuada para la redistribución de bolas de soldadura.

En un proceso típico de redistribución, los contactos de soldadura finales se disponen en una matriz de área. En este proceso, se utiliza BCB como capa dieléctrica de redistribución, Cu como metal de conexión de redistribución, se emplea la pulverización catódica para depositar la capa metálica inferior (UBM) de los contactos y la serigrafía para depositar la pasta de soldadura y realizar el reflujo. El proceso de la capa metálica inferior es fundamental para reducir las reacciones químicas intermetálicas y mejorar la fiabilidad de la interconexión. 

El proceso de redistribución consiste en reorganizar las almohadillas de E/S en la superficie del dispositivo. La figura 3 muestra la redistribución en la memoria flash soldada. Como se puede observar, las almohadillas originales en los cuatro lados del chip de memoria flash se convierten en una matriz de protuberancias. En este ejemplo, se utilizan dos capas dieléctricas en la superficie del dispositivo, con una capa de metalización de redistribución intercalada para modificar la distribución de E/S. Tras este proceso, se depositan las protuberancias de soldadura mediante electrodeposición, y el chip se convierte en un producto WLP.

La desventaja de redistribuir el diseño de las almohadillas de conexión de alambre en almohadillas de matriz de bolas de soldadura es que el producto WLP resultante probablemente no sea óptimo en términos de diseño, construcción o costo de fabricación del dispositivo. Sin embargo, una vez que se demuestre su viabilidad técnica, el circuito puede rediseñarse para eliminar la redistribución externa. Esta situación se ha convertido en un consenso. Para ello, se define un procedimiento de determinación bifásico específico. Los cambios de próxima generación podrían consistir en la integración de capas de redistribución dentro de la última capa metálica del chip, o en un nuevo diseño de las líneas de señal más cortas para mejorar el rendimiento.

Sacco Micro SLKOR Chip regulador de voltaje lineal SL78L05

El rediseño puede requerir la incorporación de nuevas herramientas de software. Las líneas de señal, alimentación y tierra rediseñadas son muy económicas de construir, ya que eliminan pasos de redistribución adicionales y los procesos asociados. Se utilizan polímeros para la planarización de obleas de silicio, proporcionando la protección necesaria para el chip, y como recubrimientos superficiales estándar. Para la redistribución de líneas de transmisión de luz (WLP) de película delgada, el enfoque de WLP de polímero de una sola capa es un diseño más rentable.

Fabricación de microcontactos a nivel de oblea

Desde su creación hace 50 años, la unión de cables se ha considerado una tecnología de interconexión versátil y fiable. Sin embargo, con el rápido desarrollo de las comunicaciones móviles, los sistemas de acceso inalámbrico para comercio electrónico, los sistemas Bluetooth y la tecnología GPS, los teléfonos móviles se han convertido en el principal motor de crecimiento de las memorias de alta densidad. Están reemplazando a los ordenadores como impulsores tecnológicos de estas memorias. La demanda de dispositivos de menor coste, menor tamaño, mayor velocidad, mayor duración de la batería, mejor disipación del calor, procesos ecológicos y mayor fiabilidad ha llevado a los diseñadores a centrar su atención en la tecnología de interconexión flip-chip para sustituir la tecnología tradicional de unión de cables.

El principal motor técnico para el desarrollo de la tecnología de interconexión de plomo-estaño proviene de la continua miniaturización de los dispositivos. Con el estándar tecnológico de 130 nm, aproximadamente el 30 % de los chips lógicos requerían esta tecnología. Sin embargo, con el estándar de 90 nm, esta cifra aumentó al 60 %. Con el desarrollo de la producción en masa de dispositivos de 65 nm, la demanda de la tecnología de interconexión de oro superó el 80 %.

La tecnología WLP se basa en la tecnología BGA y representa una mejora en el encapsulado de chips a nivel de oblea (WLP-CSP). Esta tecnología no solo refleja plenamente las ventajas técnicas de BGA y CSP, sino que también supone un avance revolucionario en la tecnología de encapsulado. La tecnología de encapsulado a nivel de oblea adopta un proceso de fabricación en masa que permite reducir el tamaño del encapsulado al de los chips IC, disminuir significativamente los costes de producción e integrar la fabricación de chips y el encapsulado, transformando por completo la separación entre ambas industrias. Precisamente por su gran importancia, la tecnología de encapsulado a nivel de oblea ha recibido una enorme atención desde su aparición y ha experimentado un rápido desarrollo y una amplia aplicación.

Metalización bajo el tope (UBM)

En la interconexión flip-chip, la capa UBM es la capa de interfaz crítica entre las almohadillas metálicas y los contactos de oro o soldadura del circuito integrado. Esta capa es uno de los elementos clave de la tecnología de encapsulado flip-chip y proporciona conexiones eléctricas y mecánicas de alta fiabilidad tanto a los circuitos como a los contactos de soldadura del chip. La capa UBM entre los contactos y las almohadillas de E/S debe tener una adhesión suficientemente buena a las almohadillas metálicas y a las capas de pasivación de la oblea; proteger las almohadillas metálicas durante los pasos de procesamiento posteriores; mantener una baja resistencia de contacto entre las almohadillas metálicas y los contactos; servir como una barrera de difusión eficaz entre las almohadillas metálicas y los contactos; y servir como capa de siembra para la deposición de contactos de soldadura o de oro.

La capa UBM se suele obtener depositando múltiples capas de metal sobre toda la superficie de la oblea. Las técnicas utilizadas para depositar capas UBM incluyen evaporación, recubrimiento electrolítico y deposición por pulverización catódica. En el empaquetado avanzado, la formación de protuberancias en la oblea es fundamental tanto desde el punto de vista del coste como de la tecnología. En la producción de protuberancias en la oblea, la deposición de metal representa más del 50 % del coste total. Los pasos más comunes de deposición de metal en la producción de protuberancias en la oblea son la deposición de la metalización bajo la protuberancia (UBM) y la deposición de las propias protuberancias, que generalmente se logran mediante un proceso de electrodeposición.

La tecnología de galvanoplastia permite obtener espacios entre contactos muy estrechos y mantener altos rendimientos. Además, esta tecnología tiene una amplia gama de aplicaciones y puede producir contactos de diferentes tamaños, espacios y formas geométricas. La galvanoplastia se ha utilizado cada vez más en la producción de contactos para obleas y se ha convertido en la solución más práctica.

Primero, se completa la capa UBM en la oblea. A continuación, se deposita una capa gruesa de adhesivo y se expone a la luz, formando una plantilla para la soldadura por electrodeposición. Tras la electrodeposición, se retira la fotorresina y se graba la capa UBM expuesta. El último proceso es el reflujo para formar las esferas de soldadura. Los pasos detallados del proceso de electrodeposición para producir microprotuberancias son:

▲Evaporar/depositar mediante pulverización catódica la capa metálica de la capa conductora de semilla sobre la oblea;
▲ Aplicar una capa de fotorresina sobre la oblea mediante centrifugación;
▲Patrón de matriz de ventanas de electrodos de fotolitografía;
▲Recubrimiento del cuerpo microincrustado de metal a través de pequeños orificios en la fotorresina;
▲Eliminar la fotorresina;
▲Grabar la capa conductora expuesta del cristal semilla.
▲Aplique una capa gruesa de fotorresina sobre la incrustación metálica;
▲Grabar protuberancias de oro;
▲Grabe parte del pegamento grueso para revelar la parte sobresaliente de la incrustación de metal;
▲Protuberancias de oro mediante galvanoplastia;
▲Deposite una capa muy fina de Au o Cu sobre la incrustación.

La coplanaridad se refiere a la uniformidad de la altura de todos los contactos dentro de la oblea, lo cual tiene requisitos estrictos en el proceso de unión flip-chip. En este proceso, las variaciones en la altura de los contactos pueden provocar una distribución desigual de la fuerza, la fragmentación del chip y circuitos abiertos. Un requisito típico para la coplanaridad de los contactos es que la diferencia de altura entre ellos en todo el chip no supere los 5 μm.

litografía de película gruesa

Las tecnologías de procesamiento a nivel de oblea, como el bumping de oblea de paso fino, la redistribución de almohadillas de plomo y los componentes pasivos integrados, ofrecen soluciones prácticas para numerosas aplicaciones. Actualmente, muchos dispositivos IC y MEMS utilizan estas tecnologías. Mediante ellas, los dispositivos pueden empaquetarse y probarse a nivel de oblea, seguidos de procesos de corte posteriores. Generalmente, la tecnología de empaquetado avanzada implica procesos de película gruesa de 5 a 100 μm, como el recubrimiento por centrifugación de adhesivo grueso, la exposición uniforme de adhesivo grueso con grandes ondulaciones en la superficie y la obtención de paredes laterales de adhesivo grueso muy pronunciadas. El sistema de exposición de campo completo de igual magnificación es una solución de equipo que puede satisfacer esta demanda. Su alta productividad y bajo coste de autoalineación lo convierten en el sistema más competitivo para steppers de proyección en el campo de la litografía de película gruesa.

Los procesos de empaquetado a nivel de oblea incluyen metalización, fotolitografía, deposición dieléctrica y recubrimiento por centrifugación de fotorresina de película gruesa, deposición de soldadura y soldadura por reflujo. El proceso de modelado generalmente implica el uso de varias capas de metal para crear la capa de metalización bajo el contacto (UBM) que sirve como base para los contactos. La conductividad de la conexión entre los contactos y la oblea debe ser muy buena, y la capa de pasivación y la capa metálica bajo los contactos deben tener buena adhesión. El flujo de proceso estándar para el modelado de fotorresina incluye limpieza, recubrimiento con adhesivo, prehorneado, exposición, posthorneado, revelado y endurecimiento de la película. Cada paso del proceso debe definir un conjunto de parámetros, que afectarán los procesos subsiguientes. Después de modelar la fotorresina, los orificios se rellenan con soldadura u oro mediante electrodeposición o evaporación. El siguiente paso es eliminar la fotorresina y realizar un proceso de reflujo en un horno para convertir los contactos columnares en contactos esféricos.

Sacco Micro SLKOR productos transistores PNP

Una gruesa capa de fotorresina permanecerá en el chip como máscara para la fabricación de micromoldes de uniones de soldadura metálica. El recubrimiento de redistribución se puede adaptar a un patrón de protuberancias o como conexión entre almohadillas perimetrales y matrices de almohadillas distribuidas en área, hechas de películas de polisilicio de 5 a 100 μm de espesor con propiedades eléctricas, químicas, mecánicas y térmicas variables. El aislamiento de las pistas del área de redistribución requiere materiales con alta resistencia, alta estabilidad térmica y bajos coeficientes de aislamiento. Estos materiales se han desarrollado con éxito. Un tipo de material es la poliimida (como la serie PI desarrollada por DuPont), y el otro material aislante es el cicloteno (BCB) de Dow Chemicals en Estados Unidos. La PI y el BCB se utilizan ampliamente en el encapsulado de protuberancias flip-chip y otros procesos de encapsulado.

Los moldes con microestructuras que utilizan almohadillas de fotorresina de película gruesa, protuberancias y estructuras de capa metálica bajo la esfera pueden satisfacer diversas necesidades en la impresión por láser de banda ancha (WLP). Si bien los materiales de metalización más comunes son el estaño-plomo, el oro y el cobre, también se pueden utilizar otros materiales. Los materiales empleados en aplicaciones estandarizadas requieren una transferencia gráfica de alta resolución y propiedades de fácil desprendimiento. Muchas aplicaciones prácticas requieren espesores de fotorresina superiores a 100 μm. Para lograr dichos espesores, los fabricantes desarrollan materiales de recubrimiento adecuados.

Para satisfacer estas necesidades, los fabricantes han desarrollado materiales y equipos de procesamiento correspondientes. Muchos materiales permiten obtener recubrimientos de fotorresina delgados (de 2 a 10 μm) con equipos de procesamiento de semiconductores estándar. Las fotorresinas AZP4330 (Anzhi Electronic Materials Group) y Shipley's 955 (Rohm & Haas Company/Shipley Company) se utilizan para lograr un espesor de película de fotorresina de 5 a 100 μm. Un recubrimiento de fotorresina con un espesor de película de 25 μm se puede lograr mediante un proceso de recubrimiento multicapa, pero esto aumentará el tiempo y el costo de producción. AZ P4620 y SPR 220 permiten alcanzar un espesor de 25 μm en una sola capa. Para recubrimientos más gruesos, la variedad de materiales y espesores disponibles se reduce. El uso de la deposición de una sola capa para lograr el recubrimiento de fotorresina deseado ofrece numerosas ventajas económicas. Por lo tanto, es fundamental desarrollar materiales de fotorresina con un espesor de capa única de 50 μm o superior. Materiales como el JSR THB-611P y el AZPLP100XT de Anzhi Electronic Materials Group permiten obtener una capa única de fotorresina con un espesor de 60 μm o superior. Investigaciones recientes utilizan principalmente el AZ9260 para lograr una capa única de fotorresina de 65 μm de espesor y el AZ50XT para lograr una capa única de fotorresina de 100 μm de espesor.

El proceso de película gruesa tiene requisitos especiales para el sistema. El sistema de alineación debe ser capaz de identificar uniformemente el patrón geométrico como marca de alineación en todo el rango de espesor de adhesivo y alturas específicas del relieve de la superficie de la oblea. Dado que la fuente de exposición utiliza luz paralela para la exposición sin depender del enfoque, esto se puede lograr mediante una máquina de litografía de proximidad combinada con el principio de exposición por sombra. Los requisitos del proceso de fotolitografía para las máquinas de exposición de alineación de máscaras de proximidad incluyen: alta intensidad, alta uniformidad, longitud de onda de luz UV consistente con la longitud de onda sensible de la fotorresina, precisión de alineación submicrométrica y una separación precisa, controlable y constante entre la máscara y la oblea durante el proceso de exposición.

La tecnología NanoAlign de EVG está diseñada para ofrecer la máxima precisión y resolución de alineación, con el menor coste de uso, lo que pone de manifiesto las ventajas de la tecnología de exposición de campo completo. Actualmente, todas las máquinas de exposición de la compañía incorporan esta tecnología. Sus objetivos incluyen el control activo de anomalías y una resolución de alineación dinámica inferior a 100 nm. Su equipamiento incluye equipos especializados de recubrimiento con adhesivo y máquinas de exposición por contacto/proximidad modificadas a partir de modelos estándar. Las últimas máquinas de exposición EVG6200 Infinity de 200 mm y EVG IQ Aligner de 300 mm ofrecen una gran flexibilidad y una interfaz intuitiva, y pueden satisfacer plenamente la producción industrial de obleas de φ200 mm y φ300 mm que requieren procesos de adhesivo grueso.

Adelgazamiento de obleas

La tecnología de adelgazamiento de chips es crucial en la tecnología de empaquetado de chips apilados, ya que reduce la altura de montaje del paquete y permite apilar chips sin aumentar la altura total del sistema. Las tarjetas inteligentes y la RFID son aplicaciones de chips individuales muy delgadas que cumplen con los requisitos de obleas delgadas. Los chips más delgados aumentan la fiabilidad del ciclo térmico y permiten la fabricación de productos delgados. Sin embargo, el grado de adelgazamiento del chip depende del diámetro de la oblea y del proceso WLP. Esto se debe a que la superficie delgada de la oblea es propensa a sufrir daños, lo que provoca microfisuras y la rotura de la oblea durante las operaciones posteriores. Dado que el rectificado de la parte posterior de la oblea es el paso final del proceso de procesamiento, el grado de adelgazamiento necesario está limitado por el proceso WLP. Por lo tanto, el empaquetado a nivel de oblea se considera una extensión del proceso de oblea, y el alcance aplicable de los pasos del proceso de empaquetado debe tenerse en cuenta al diseñar dicho proceso.

La mala coincidencia de los coeficientes de expansión térmica entre el silicio y el sustrato de montaje es una causa importante de la falla por fatiga de las bolas de soldadura empaquetadas en pruebas de ciclos térmicos y uso en campo. Además, esta falla también está estrechamente relacionada con la resistencia de cada componente. Cuanto más delgado sea el chip, más flexible será y mejor será la resistencia a la fatiga de la bola de soldadura. Por lo tanto, el adelgazamiento de la oblea y, por consiguiente, la reducción del grosor del chip, es una medida importante para mejorar la fiabilidad de las protuberancias de soldadura. Adelgazar la oblea antes del proceso de empaquetado a nivel de oblea puede deformarla o incluso romperla fácilmente, lo cual es indeseable. Adelgazar la oblea después de completar el proceso de empaquetado a nivel de oblea es un método mejor, pero es difícil de implementar. Las tecnologías y los equipos para la fabricación de empaquetado a nivel de oblea y el adelgazamiento de obleas se encuentran en desarrollo.

Ventajas del encapsulado a nivel de oblea

El empaquetado a nivel de oblea se basa en la tecnología BGA y es un CSP mejorado que refleja plenamente las ventajas técnicas de BGA y CSP. Tiene muchas ventajas únicas:

① La eficiencia del procesamiento del empaque es alta y se fabrica utilizando un proceso de producción en masa en forma de obleas;

② Tiene las ventajas del empaque flip-chip, es decir, es ligero, delgado, corto y pequeño;

③El costo de las instalaciones de producción de empaques a nivel de oblea es bajo, y los equipos de fabricación a nivel de oblea se pueden utilizar completamente sin necesidad de invertir en la construcción de otra línea de producción de empaques;

④El diseño del chip y el diseño del encapsulado a nivel de oblea se pueden considerar de forma uniforme y llevarse a cabo simultáneamente, lo que mejorará la eficiencia del diseño y reducirá los costes de diseño;

⑤ En todo el proceso de empaquetado a nivel de oblea, desde la fabricación del chip y el empaquetado hasta el envío del producto a los usuarios, los eslabones intermedios se reducen enormemente y el ciclo se acorta mucho, lo que inevitablemente conducirá a una reducción de costes;

⑥El costo del empaquetado a nivel de oblea está estrechamente relacionado con la cantidad de chips en cada oblea. Cuantos más chips haya en una oblea, menor será el costo del empaquetado a nivel de oblea. El empaquetado a nivel de oblea es el empaquetado más pequeño y económico. La tecnología de empaquetado a nivel de oblea es una verdadera tecnología de empaquetado de chips para la producción en masa.

La ventaja de WLP radica en que se trata de una tecnología de empaquetado a escala de chip (CSP) adecuada para circuitos integrados de menor tamaño. Gracias al uso de empaquetado paralelo y tecnología de prueba electrónica a nivel de oblea, se puede reducir significativamente el área del chip a la vez que se incrementa la producción. Dado que se utilizan operaciones paralelas para las conexiones de chips a nivel de oblea, el coste de cada E/S se reduce considerablemente. Además, la adopción de procedimientos de prueba simplificados a nivel de oblea reduce aún más los costes. El empaquetado a nivel de oblea permite empaquetar y probar chips directamente en la oblea.

Tendencias de desarrollo de la tecnología de encapsulado a nivel de oblea

La tecnología de empaquetado a nivel de oblea debe esforzarse por reducir costes, mejorar continuamente los niveles de fiabilidad y ampliar su aplicación en circuitos integrados de gran tamaño. En cuanto a la tecnología de bolas de soldadura, se desarrollarán tecnologías de bolas de soldadura sin plomo y con alto contenido de plomo. Con la continua expansión del tamaño de las obleas de circuitos integrados y el avance de la tecnología de procesos, los fabricantes de circuitos integrados investigarán y desarrollarán una nueva generación de tecnología de empaquetado a nivel de oblea. Esta generación de tecnología no solo podrá satisfacer las necesidades de las obleas de φ300 mm, sino que también se adaptará a los requisitos recientes de la tecnología de cableado de cobre y la tecnología de dieléctricos intercapa de baja constante dieléctrica. Además, también existe la necesidad de mejorar la capacidad del empaquetado a nivel de oblea para manejar corriente y soportar temperaturas. La tecnología WLBI (pruebas y envejecimiento a nivel de oblea) es también un tema importante que requiere estudio. La tecnología WLBI consiste en realizar pruebas eléctricas y envejecimiento directamente en las obleas de circuitos integrados, lo que resulta de gran importancia para simplificar el flujo de proceso y reducir los costes de producción del empaquetado a nivel de oblea.

Sacco Micro SLKOR Diodos Schottky

Conclusión

La tecnología de encapsulado a nivel de oblea (WPA) es una tecnología de encapsulado de chips de bajo costo para la producción en masa. El encapsulado a nivel de oblea tiene el mismo tamaño que un chip y es el dispositivo de montaje superficial micro más pequeño. Gracias a sus numerosas ventajas, esta tecnología se está desarrollando rápidamente, impulsada por la demanda de miniaturización y la reducción de costos de los dispositivos electrónicos modernos. Actualmente, la tecnología WPA suele ser adecuada para chips pequeños con un número reducido de entradas/salidas (E/S). La industria también necesita desarrollar nuevas tecnologías para reducir los costos de producción y desarrollar el encapsulado a nivel de oblea para chips de gran tamaño y el encapsulado a nivel de oblea para matrices de bolas de soldadura de paso fino.

Al seleccionar un tipo de encapsulado para dispositivos electrónicos modernos, es importante cumplir con los requisitos de diseño y, al mismo tiempo, minimizar los costos. El nivel actual de encapsulado a nivel de oblea (WLP) es solo una alternativa. Aún queda mucho trabajo por hacer para que la tecnología WLP se convierta en una tecnología de fabricación convencional para productos de gran volumen y amplia gama en el futuro. La combinación del diseño de chips semiconductores y encapsulados WLP sin duda aportará beneficios a la disposición de los dispositivos WLP y mejorará su rendimiento. En WLP, dado que los pasos de encapsulado de todos los dispositivos en la oblea se realizan simultáneamente, el procesamiento por lotes puede reducir los costos de encapsulado. (Este artículo es un extracto de "Equipos especiales para la industria electrónica").

Adjunto: La diferencia entre Fan-in y Fan-out

Desde la perspectiva de las características técnicas, el empaquetado a nivel de oblea (WLP) se divide principalmente en dos tipos: Fan-in y Fan-out. El empaquetado WLP tradicional suele adoptar el tipo Fan-in y se utiliza en circuitos integrados con un número reducido de pines. Sin embargo, a medida que aumenta el número de pines de salida de señal del circuito integrado, los requisitos para el paso de las bolas (Ball Pitch) se vuelven más estrictos. Además, la construcción de la placa de circuito impreso (PCB) requiere ajustar el tamaño del empaquetado posterior al circuito integrado y la posición de los pines de salida de señal. Por lo tanto, se han desarrollado varios tipos nuevos de empaquetado WLP, como el difuso (Fan-out) y el Fan-in más Fan-out. El proceso de fabricación incluso se aleja del concepto tradicional de empaquetado WLP.

Según Zhou Xiaoyang, presidente de Amkor China: El tamaño del chip con encapsulado Fan-in es el mismo que el del producto en el plano bidimensional, y el chip dispone de suficiente espacio para todas las interfaces de entrada/salida. Cuando el tamaño del chip no es suficiente para albergar todas las interfaces de entrada/salida, se requiere Fan-out. Por supuesto, el Fan-out también añade componentes activos y/o pasivos para formar un SIP, al tiempo que amplía el área.

Hablemos primero del tipo de ventilador de entrada.

Según un informe de Mammes Consulting, la tecnología de empaquetado Fan-in se ha aplicado con éxito y ha experimentado un crecimiento constante durante más de diez años. Sigue siendo atractiva hoy en día gracias a su combinación inherente e inigualable de tamaño de empaquetado mínimo y bajo coste. Con estas ventajas, se ha introducido gradualmente en el mercado de dispositivos portátiles y tabletas, donde el tamaño es un factor clave, y aún mantiene una gran vitalidad. Se estima que más del 90 % de la tecnología de empaquetado Fan-in se utiliza actualmente en el sector de la telefonía móvil. En cuanto a su aplicación, más del 30 % de todos los dispositivos empaquetados en smartphones de gama alta utilizan ahora este tipo de empaquetado. Por lo tanto, la tecnología de empaquetado Fan-in sigue estando en su mejor momento en el sector de la telefonía móvil.

Aunque el ritmo de crecimiento de la tecnología de empaquetado fan-in se ha mantenido estable hasta ahora, los cambios en el mercado global de semiconductores y la creciente incertidumbre en sus aplicaciones futuras afectarán inevitablemente sus perspectivas. Dado que el crecimiento de los envíos de smartphones cayó del 35 % en 2013 al 8 % en 2016, y se espera que esta cifra disminuya aún más hasta el 6 % en 2020, la aplicación de la tecnología de empaquetado fan-in, impulsada por el mercado de los smartphones, se está saturando cada vez más. Si bien el alto crecimiento previsto no es optimista, los smartphones siguen siendo el principal motor del desarrollo de la industria de semiconductores, y se espera que los envíos de smartphones alcancen los 2 millones de unidades en 2020.

Actualmente, los principales dispositivos empaquetados en formato fan-in son componentes integrados de WiFi/BT (redes inalámbricas, Bluetooth), transceptores, PMIC (circuitos integrados de gestión de energía) y convertidores CC/CC (que representan aproximadamente el 50 % del total), así como diversos dispositivos digitales, analógicos y de señal mixta, incluidos MEMS y sensores de imagen. El mayor desafío que la tecnología de empaquetado fan-in podría enfrentar en el futuro es la integración de las funciones de los dispositivos en el empaquetado a nivel de sistema. La siguiente figura muestra el impacto del crecimiento del empaquetado a nivel de sistema en los envíos de empaquetado fan-in. Su tasa de crecimiento anual compuesta general disminuyó del 9 % al 6 %. Este informe proporciona un análisis detallado del crecimiento del sistema en paquete y su impacto en el empaquetado fan-in.

En cuanto al mercado de encapsulados de interconexión, las estadísticas de 2015 muestran que el empaquetado y las pruebas de semiconductores externalizados representan una importante cuota de mercado, incluyendo a un fabricante IDM (TI, Texas Instruments) y una fundición (TSMC, TSMC). ChipPAC ha experimentado un notable crecimiento tras su adquisición por JCET. En el ámbito del diseño, Qualcomm y Broadcom controlan el 50% del mercado total de encapsulados de interconexión.

En cuanto a la tecnología de empaquetado, en los últimos años el mercado se ha centrado principalmente en el desarrollo de la tecnología de empaquetado a nivel de oblea con configuración fan-out. Sin embargo, el empaquetado con configuración fan-in ha forjado su propio camino de desarrollo y hoja de ruta. Además de su expansión, aún puede aportar otros tipos de tecnologías innovadoras, como la protección de moldes de seis lados. Este informe proporciona un análisis detallado de dos hojas de ruta para la tecnología de empaquetado con configuración fan-in: una para la fabricación en alto volumen (HVM) y otra para la preparación para la producción. La hoja de ruta incluye contadores de E/S, L/S, paso de contacto, grosor del paquete, dimensiones, etc. Además, este informe también analiza la tecnología de empaquetado con configuración fan-in desde la perspectiva de la utilización de nodos de tecnología de circuitos integrados y la expansión de la etapa inicial de los dispositivos IC con configuración fan-in. Si bien la producción HVM de la tecnología de empaquetado con configuración fan-in se expande más lentamente que la de la tecnología de empaquetado con configuración fan-out, esta última tiene la capacidad de cumplir las condiciones de expansión de la mayoría de los empaquetados con configuración fan-out y cuenta con una ruta de desarrollo lista para la producción que está disponible de inmediato.

A continuación, hablemos del tipo de abanico.

El empaquetado fan-out utiliza el método de extracción de cables, que es relativamente económico; el WLP fan-out permite enterrar una variedad de chips diferentes, al igual que el proceso WLP, lo que equivale a reducir una capa de empaquetado. Si se colocan varios chips, equivale a eliminar el empaquetado multicapa, lo que ayuda a reducir los costos para el cliente. El único factor que afecta el costo del circuito integrado en este momento es el tamaño del chip.

Desde 2013, las principales fábricas de empaquetado y pruebas de todo el mundo han estado ampliando activamente su capacidad de producción de FOWLP, principalmente para cumplir con los estrictos requisitos de costos del mercado de teléfonos inteligentes de gama media y baja. Dado que FOWLP no requiere el uso de placas base, permite ahorrar casi un 30 % en costos de empaquetado, y además, el grosor del empaquetado es menor, lo que contribuye a mejorar la competitividad de los productos de los fabricantes de chips.

Un informe de Memes Consulting muestra que 2016 fue un punto de inflexión en el mercado de empaquetado fan-out. La incorporación de Apple y TSMC cambió el estado de aplicación de esta tecnología y podría hacer que el mercado comience a aceptar gradualmente la tecnología de empaquetado fan-out. El mercado de empaquetado fan-out se dividirá en dos tipos:

- El mercado principal para el empaquetado fan-out, que incluye aplicaciones de un solo chip como banda base, gestión de energía y transceptores de RF. Este mercado es el área de aplicación principal para las soluciones de empaquetado fan-out a nivel de oblea y mantendrá una tendencia de crecimiento estable.

El mercado de empaquetado fan-out de alta densidad se inició con el APE de Apple, que incluye procesadores, memorias y otras aplicaciones con mayores volúmenes de datos de entrada y salida. Este mercado presenta mayor incertidumbre y requiere nuevas soluciones integradas y soluciones de empaquetado fan-out de alto rendimiento. Sin embargo, posee un gran potencial.

Dado el enorme potencial de la tecnología de empaquetado fan-out para mercados de alta densidad y mercados centrales con crecimiento estable, se prevé que la cadena de suministro en este sector invierta fuertemente en capacidades de empaquetado fan-out. Algunos fabricantes ya ofrecen empaquetado fan-out a nivel de oblea, pero muchos otros aún se encuentran en la fase de desarrollo de plataformas de empaquetado fan-out para acceder al mercado y ampliar su cartera de productos.

Además de TSMC, STATS ChipPAC (Singapore STATS ChipPAC) utilizará el apoyo de JCET (Jiangsu Changdian Technology) para seguir invirtiendo en el desarrollo de la tecnología de empaquetado fan-out (a principios de 2015, Jiangsu Changdian Technology adquirió Singapore STATS ChipPAC por 780 millones de dólares estadounidenses); ASE (ASE Group) ha establecido una relación de cooperación profunda con Deca Technologies (en mayo de 2016, Deca Technologies recibió una inversión de 60 millones de dólares estadounidenses de ASE Group, y ASE Group obtuvo la tecnología de empaquetado fan-out a nivel de oblea de la serie M de Deca Technologies y la autorización del proceso); Amkor (Ankor Technology), SPIL (Silicon Products Technology) y Powertech (Powertech) apuntan a la producción en masa futura y se encuentran en la etapa de desarrollo de la tecnología de empaquetado fan-out. Samsung parece estar rezagado mientras decide cómo competir.

En términos de capacidad de mercado, el embalaje con sistema de distribución horizontal mantiene una tasa de crecimiento anual compuesta del 56%, lo que brindará amplias perspectivas a los fabricantes de embalaje y pruebas en el futuro.

Sin embargo, esta nueva tecnología aún enfrentará grandes desafíos en el futuro. Zhou Xiaoyang, presidente de Amkor China, afirmó que la tecnología Fan-out tendrá una gran demanda en aplicaciones que requieran dispositivos más pequeños, delgados y rápidos. El costo actual de Fan-out es relativamente alto y requiere una mayor optimización técnica. Además de la tecnología basada en obleas, muchos fabricantes también están desarrollando tecnología basada en paneles.

Actualmente, TSMC es uno de los principales promotores de la tecnología Fan-out, mientras que Amkor y otras importantes empresas de empaquetado y pruebas también cuentan con distintas variantes de esta tecnología. En términos generales, la tecnología Fan-out actual no está muy madura y su rendimiento y fiabilidad necesitan mejorarse.

Nota: Este artículo se reproduce de internet y se respetan los derechos de propiedad intelectual. Al reproducirlo, por favor, indique la fuente original y el autor. Si detecta alguna infracción, contáctenos para que lo eliminemos.

Número de teléfono de la empresa: +86-0755-83044319
Fax/FAX: +86-0755-83975897
Correo electrónico: 1615456225@qq.com
Pregunta: 3518641314 Gerente Li

Pregunta: 332496225 Gerente Qiu

Dirección: Habitación 809, Edificio C, Edificio de Tecnología Zhantao, Avenida Minzhi n.° 1079, Nuevo Distrito de Longhua, Shenzhen