"इंटेल की उन्नत पैकेजिंग प्रौद्योगिकी के बारे में सब कुछ (भाग I)" से जारी 

इसके बाद, मैं सामग्री को स्केलेबिलिटी अक्ष (जेड) पर साझा करूंगा जिसे चित्र 1 में जेड-अक्ष द्वारा दर्शाया गया है। सह-ईएमआईबी तकनीक इस चतुर्थांश के भीतर स्थित है। सह-ईएमआईबी तकनीक स्केलेबिलिटी हासिल करने के लिए ईएमआईबी और फोवेरोस के संयोजन का उपयोग करके 2डी और 3डी प्रौद्योगिकियों को जोड़ती है। Co-EMIB के साथ, हम 40 से अधिक चिप्स को एक पैकेज में रख सकते हैं।

सह-ईएमआईबी आर्किटेक्चर साथी चिप्स और स्टैक्ड चिप्स के बीच उच्च-घनत्व कनेक्शन पर आधारित है, जो इंटरकनेक्टिविटी की एक विस्तृत श्रृंखला को सक्षम करता है। नीचे दिए गए आंकड़े से पता चलता है कि एचबीएम को फोवरोस के साथ रखा जा सकता है या अलग-अलग साथी चिप्स हो सकते हैं।

यह हमारे लिए बहुत मददगार है क्योंकि यह निचली चिप पर टीएसवी की संख्या को कम कर सकता है, जो हमें सीधे शीर्ष चिप को बिजली देने की क्षमता प्रदान करता है। यह एक और अनुकूलन है जो ओडीआई तकनीक को जोड़कर ग्राहकों के लिए व्यापक अनुकूलन की अनुमति देता है। ऊपर अनुसंधान और विकास योजना के साथ-साथ इंटेल द्वारा साझा उन्नत पैकेजिंग के क्षेत्र में नवीनतम शोध परिणाम हैं।

शिक्षाविद् जोहाना स्वान की ओर से अद्भुत साझाकरण के लिए आपका बहुत-बहुत धन्यवाद। मैं व्यक्तिगत रूप से बहुत लाभान्वित महसूस करता हूं, और मुझे विश्वास है कि पाठकों को भी ऐसा ही अनुभव होगा। इंटेल से प्रौद्योगिकी साझा करने के माध्यम से, मैंने ईएमआईबी, फोवेरोस, चिपलेट, सह-ईएमआईबी और ओडीआई जैसी प्रौद्योगिकियों की गहरी समझ हासिल की है, और हाइब्रिड बॉन्डिंग और सेल्फ-असेंबली प्रौद्योगिकियों के बारे में और सीखा है। इसके बाद, मैं शिक्षाविद स्वान से कुछ ज्वलंत विषयों के बारे में पूछना चाहूँगा।

चिपलेट्स, जिन्हें हम टाइल्स भी कहते हैं, पैकेजिंग इंटरकनेक्ट के लिए महत्वपूर्ण हैं, क्योंकि वे हमें छोटे स्वतंत्र आईपी प्राप्त करने की अनुमति देते हैं। एक बार हमारे पास स्वतंत्र आईपी हो जाने पर, हम उन्हें बहुत अधिक पुन: प्रयोज्यता वाले कई उत्पादों में मिला सकते हैं। हम अपनी आवश्यकताओं के अनुसार पैकेजिंग में एकीकृत उत्पादों को गहराई से अनुकूलित कर सकते हैं। मेरा मानना ​​है कि अनुकूलन विषम एकीकरण के अगले चरण को प्राप्त करने का वास्तविक कारण है। इसलिए, विभिन्न प्रक्रिया नोड्स से आईपी प्राप्त करना और उन्हें विभिन्न प्रक्रियाओं या नोड्स में विषम रूप से एकीकृत करना ग्राहकों के लिए गहन अनुकूलन को सक्षम कर सकता है।

वर्तमान में, वेफर से वेफर (WoW) तक बॉन्डिंग विधि विकासाधीन है। इंटेल इस बॉन्डिंग पद्धति में खुद को कैसे स्थापित कर रहा है?

वेफ़र-टू-वेफ़र (WoW) बॉन्डिंग तकनीक वास्तव में विकास के अधीन है। उत्पादों के अंतर्संबंध पर विचार करते समय, वर्तमान में दो विधियाँ हैं: वेफर-टू-वेफर (WoW) और चिप-टू-वेफर (CoW) बॉन्डिंग प्रौद्योगिकियाँ। मेरा मानना ​​है कि आपके उत्पाद के आधार पर वेफर-टू-वेफर (WoW) और चिप-टू-वेफर (CoW) बॉन्डिंग प्रौद्योगिकियां दोनों महत्वपूर्ण हैं। उदाहरण के लिए, मेमोरी स्टैकिंग के लिए, हम आज उद्योग के खिलाड़ियों को वेफर-टू-वेफर बॉन्डिंग का उपयोग करते हुए देख सकते हैं। उद्योग चिप-टू-वेफर बॉन्डिंग पर भी काम कर रहा है, जो वेफर-टू-वेफर बॉन्डिंग से अलग कुछ अनूठी चुनौतियां पेश करता है, लेकिन दोनों ही महत्वपूर्ण हैं। इसके अलावा, हाइब्रिड बॉन्डिंग तकनीक को वेफर-टू-वेफर (WoW) और चिप-टू-वेफर (CoW) बॉन्डिंग प्रौद्योगिकियों दोनों पर लागू किया जा सकता है।

2.5डी और 3डी एकीकरण प्रौद्योगिकियां वर्तमान में कहां हैं? बाजार वर्तमान में 2.5डी और 3डी पैकेजिंग का संयोजन प्रस्तुत करता है। इंटेल इस प्रवृत्ति को कैसे देखता है?

2.5डी और 3डी एकीकरण प्रौद्योगिकियां तेजी से विकसित हो रही हैं, और मेरा मानना ​​है कि यह प्रवृत्ति जारी रहेगी। इसके अलावा, इस प्रवृत्ति द्वारा उत्पादों में लाए गए अवसर और विभेदीकरण लाभ महत्वपूर्ण हैं। Intel की Co-EMIB 2.5D और 3D के संयोजन के समान एक तकनीक है, जो Intel के पोंटे वेक्चिओ जैसे उत्पादों को संभव बनाती है। अंततः, हमारा अवसर प्रति घन मिलीमीटर सबसे अधिक इकाइयाँ प्रदान करना और प्रति घन मिलीमीटर सबसे अधिक कार्यक्षमता प्राप्त करना है। उन्नत पैकेजिंग आकार में छोटी और सिकुड़ती रहेगी ताकि हम प्रति घन मिलीमीटर अधिकतम कार्यक्षमता प्राप्त कर सकें।

चीन में कई सेमीकंडक्टर पैकेजिंग और परीक्षण कंपनियां भी हैं, और उनकी बाजार हिस्सेदारी धीरे-धीरे बढ़ रही है। हालाँकि, तकनीकी प्रगति का स्तर वर्तमान में इंटेल और सैमसंग के स्तर तक नहीं पहुँच पाया है। पैकेजिंग और परीक्षण प्रौद्योगिकी में इंटेल की अग्रणी स्थिति का क्या कारण है? आपको क्या लगता है कि चीन की पैकेजिंग और परीक्षण प्रौद्योगिकी अनुसंधान और विकास में सुधार कैसे किया जा सकता है?

सामान्य तौर पर, पैकेजिंग में विभेदीकरण कारक को पहचानने की कुंजी ग्राहक है। हम हमेशा अपने ग्राहकों की सेवा करने और उन्हें अद्वितीय समाधान प्रदान करने का प्रयास करते रहे हैं, जिसने उन्नत पैकेजिंग प्रौद्योगिकियों को भी प्रेरित किया है जिन पर हम ध्यान केंद्रित कर रहे हैं। इसलिए मेरा मानना ​​है कि अवसर इस तथ्य में निहित है कि जैसे-जैसे हम अपने ग्राहकों की सेवा करना जारी रखते हैं, उनकी उत्पाद ज़रूरतें भी विकसित हो रही हैं, जो पैकेजिंग में बदलाव की आवश्यकता को बढ़ाने वाला वास्तविक कारण है। मेरा मानना ​​है कि इस प्रश्न का उत्तर यह है कि प्रौद्योगिकी आएगी, और जैसे-जैसे हमारे ग्राहकों की अलग-अलग ज़रूरतें विकसित होंगी, ये तकनीकी प्रगति सामने आएगी। इसलिए, इस अवसर का लाभ उठाकर पैकेजिंग और परीक्षण प्रौद्योगिकी अनुसंधान और विकास में सुधार करना फायदेमंद होगा।

अतीत में, सेमीकंडक्टर निर्माण कंपनियां और सेमीकंडक्टर पैकेजिंग अलग-अलग थीं। अब, कई चिप विनिर्माण संयंत्र सेमीकंडक्टर पैकेजिंग और परीक्षण प्रौद्योगिकियों को विकसित करने की कोशिश कर रहे हैं। इसलिए, मैं सेमीकंडक्टर निर्माण और सेमीकंडक्टर पैकेजिंग परीक्षण के भविष्य के रुझानों के लिए आपकी भविष्यवाणियां जानना चाहूंगा। क्या वे विलय करेंगे या सह-अस्तित्व मोड में विकसित होंगे?

यह एक बहुत अच्छा सवाल है! यही बात उन्नत पैकेजिंग को रोमांचक बनाती है। क्योंकि जब हम 10-माइक्रोन हाइब्रिड बॉन्डिंग के बारे में बात करते हैं, तो हम देखते हैं कि ये दोनों दुनियाएं विलीन हो रही हैं। मैंने हमारे द्वारा उपयोग की जा रही धातु परतों की विशेषताओं का अध्ययन करना शुरू कर दिया है, जिनका फीचर आकार 10 माइक्रोन से कम है, उदाहरण के लिए, 4 माइक्रोन। अब, ऑन-वेफर मेटल इंटरकनेक्ट के लिए फीचर आकार और पैकेजिंग के हिस्से के रूप में इन चिप्स को एक साथ रखते समय हम जो फीचर आकार बना रहे हैं, वे काफी सुसंगत हैं। इसलिए चिप निर्माण और पैकेजिंग परीक्षण का विलय हो रहा है, क्योंकि प्रक्रिया का आकार समान है, जो नवाचार के लिए एक बहुत ही महत्वपूर्ण और दिलचस्प जगह बन गया है। पारंपरिक वेफर फैब्स पैकेजिंग और परीक्षण प्रौद्योगिकियों का उपयोग कर रहे हैं और उन्नत पैकेजिंग में एक नया क्षेत्र बना रहे हैं। मेरा मानना ​​है कि सेमीकंडक्टर विनिर्माण और पैकेजिंग परीक्षण धीरे-धीरे एक साथ आ जाएंगे।

IDM 2.0 रणनीति में, उन्नत पैकेजिंग क्या भूमिका निभाती है? क्या इंटेल की उन्नत पैकेजिंग तकनीकें भविष्य के फाउंड्री व्यवसायों के लिए पूरी तरह से खोली जाएंगी? IDM 2.0 के बाद उन्नत पैकेजिंग के लिए इंटेल की क्या योजनाएं हैं?

मेरा मानना ​​है कि IDM 2.0 में उन्नत पैकेजिंग की भूमिका के संबंध में प्रश्न का पहला भाग यह है कि यह एक बहुत ही महत्वपूर्ण भूमिका निभाएगा क्योंकि यह एक महत्वपूर्ण विभेदक कारक है। हमारे पास विभिन्न आवश्यकताओं वाले कई ग्राहक होंगे, और उन्नत पैकेजिंग हमें इन आवश्यकताओं के अनुसार अनुकूलित करने में मदद करेगी, जिससे यह एक बहुत ही महत्वपूर्ण पहलू बन जाएगा। यह आश्वासन दिया जा सकता है कि इंटेल की फाउंड्री के ग्राहक हमारी अत्याधुनिक तकनीकों का उपयोग करने में सक्षम होंगे। हम 2डी, 2.5डी और 3डी सहित पहले से विकसित उन्नत पैकेजिंग तकनीकों की पेशकश करेंगे, और अपने फाउंड्री ग्राहकों को उनकी विशिष्ट जरूरतों को पूरा करने के लिए ये तकनीकें प्रदान करेंगे। ग्राहकों के लिए उनकी विशिष्ट उत्पाद आवश्यकताओं को पूरा करने के लिए इन प्रौद्योगिकियों को प्राप्त करना बहुत महत्वपूर्ण है, और इन प्रौद्योगिकियों को उच्च-स्तरीय आवश्यकताओं को पूरा करने के लिए भी बढ़ाया जा सकता है।

वर्तमान फैन-आउट पैकेजिंग बाजार में, दो तकनीकी मार्ग हैं, अर्थात् FOWLP और FOPLP। हम सभी जानते हैं कि सैमसंग FOPLP विकसित कर रहा है। मैं जानना चाहूंगा कि क्या इंटेल के पास FOPLP रूट के लिए कोई योजना है?

मैं कहना चाहता हूं कि ऐसा इसलिए है क्योंकि मात्रा मांग को बढ़ाती है। आपका प्रश्न यह है कि क्या वेफर-स्तरीय पैकेजिंग और पैनल-स्तरीय पैकेजिंग है, और क्या इंटेल पैनल-स्तरीय पैकेजिंग की ओर बढ़ने की योजना बना रहा है। इंटेल कई वर्षों से फैन-आउट पैकेजिंग योजना में सक्रिय रूप से शामिल रहा है, और हम यह मूल्यांकन करना जारी रखेंगे कि क्या मांग हमें एफओपीएलपी-प्रकार की पैकेजिंग पर विचार करने के लिए प्रेरित करेगी। इंटेल के पास वर्तमान में ऐसा करने की क्षमता है, और यह मुख्य रूप से इस पर निर्भर करता है कि बाजार की स्थितियां हमें वेफर्स से पैनलों में स्थानांतरित करना चाहती हैं या नहीं। यह एक ऐसा सवाल है जिसका हमें जवाब देना चाहिए और मेरा मानना ​​है कि ऐसे सवाल उठते रहेंगे। हम इस क्षेत्र में सक्रिय रूप से अनुसंधान और विकास करना जारी रखेंगे, और किसी भी प्रकार की पैकेजिंग तकनीक में फीचर आकार में सुधार पर जोर देना महत्वपूर्ण है, चाहे वह वेफर्स या पैनल पर किया गया हो; मेरा मानना ​​है कि बाजार हमारे लिए निर्णय लेगा।

मूर्स लॉ धीरे-धीरे लुप्त हो रहा है, और SiP पैकेजिंग तकनीक को सेमीकंडक्टर पैकेजिंग में एक नई सफलता के रूप में प्रस्तावित किया गया है। सर्वर में सीपीयू और एफपीजीए को भी उच्च-स्तरीय SiP की आवश्यकता होती है। इंटेल SiP पैकेजिंग तकनीक को किस प्रकार देखता है? क्या इंटेल इस क्षेत्र में काम करेगा? इसके अलावा, क्या इंटेल की EMIB, CO-EMIB और Foveros तकनीकों को सिस्टम-स्तरीय पैकेजिंग तकनीक माना जा सकता है?

मेरा मानना ​​है कि सिस्टम-इन-पैकेज (SiP) एकीकरण निश्चित रूप से जारी रहेगा। SiP तकनीक में 2D, 2.5D और 3D के आर्किटेक्चर शामिल हैं। कभी-कभी लोग सोचते हैं कि सिस्टम-स्तरीय पैकेजिंग 3डी विषम एकीकरण का हिस्सा है, लेकिन वास्तव में, यह केवल इतना ही नहीं है। सिस्टम-स्तरीय पैकेजिंग सिस्टम की प्रभावशीलता पर जोर देती है। EMIB, CO-EMIB, और Foveros प्रौद्योगिकियाँ सभी सिस्टम-स्तरीय पैकेजिंग का हिस्सा बनने में योगदान करती हैं। सिस्टम-स्तरीय पैकेजिंग पैकेज के भीतर सिस्टम के कार्यान्वयन पर जोर देती है। जब हम क्यूरी मॉड्यूल बनाते हैं, तो हम पैकेज के भीतर सिस्टम को लागू करते हैं। सिस्टम-इन-पैकेज एकीकरण में कई अलग-अलग चीजें शामिल हो सकती हैं और सिस्टम की कार्यक्षमता को पूरा किया जा सकता है। स्पष्ट रूप से, 2डी, 2.5डी और 3डी सिस्टम-स्तरीय पैकेजिंग के लिए सभी संभावित कार्यान्वयन विधियां हैं।

जब उन्नत पैकेजिंग के लेआउट की बात आती है, तो वेफर फाउंड्रीज, आईडीएम, फैबलेस कंपनियां, ईडीए टूल विक्रेता इत्यादि सभी इसमें शामिल हो गए हैं। क्या इन विभिन्न प्रकार की कंपनियों के बीच "उन्नत पैकेजिंग" की समझ में महत्वपूर्ण अंतर होंगे? क्या उन्नत पैकेजिंग और पारंपरिक पैकेजिंग के बीच कोई स्पष्ट सीमा है?

पारंपरिक पैकेजिंग से लेकर उन्नत पैकेजिंग तक, क्या यह एक निरंतरता है या इसकी कोई स्पष्ट सीमा है? मेरा मानना ​​है कि "उन्नत पैकेजिंग" शब्द यह दर्शाता है कि यह तकनीकी प्रगति की निरंतरता है। मुझे यकीन नहीं है कि उन्नत पैकेजिंग और पारंपरिक पैकेजिंग के बीच कोई स्पष्ट अंतर है या नहीं। उन्नत पैकेजिंग शब्द का कारण यह है कि हमें चिप्स को ढेर करने और उन्हें इंटरकनेक्ट करने की आवश्यकता है, जो परंपरागत रूप से कार्बनिक पैकेजिंग पर चिप्स रखने के बजाय ईडीए टूल्स के लिए एक नई आवश्यकता है, जिसे पारंपरिक ईडीए टूल्स को संभालने की आवश्यकता होती है। अब हमारे पास अतिरिक्त परतें, एक अतिरिक्त 3डी आयाम हैं, और हमें इस आधार पर अनुकूलन करने की आवश्यकता है। हमें इस तथ्य का सामना करना पड़ रहा है कि जैसे-जैसे उन्नत पैकेजिंग का विकास जारी रहेगा, हमारे ईडीए उपकरण अधिक जटिल होते जाएंगे और पूरे पारिस्थितिकी तंत्र को सब कुछ एक साथ लाने और अनुकूलित करने और हमें बेहतर प्रदर्शन लाने की आवश्यकता होगी।

अपनी नई पुस्तक "एसआईपी टेक्नोलॉजी पर आधारित माइक्रोसिस्टम्स" में, मैं एक नई अवधारणा का प्रस्ताव करता हूं: फंक्शन डेंसिटी लॉ, जो प्रति यूनिट वॉल्यूम में कार्यात्मक इकाइयों (फंक्शन यूनिट्स) की संख्या के आधार पर इलेक्ट्रॉनिक सिस्टम के विकास का मूल्यांकन करता है। यह निर्णय मानक को वेफर प्लेन पर मूर के नियम से इलेक्ट्रॉनिक सिस्टम के स्थान पर स्थानांतरित करता है, त्रि-आयामी परिप्रेक्ष्य से इलेक्ट्रॉनिक सिस्टम की एकीकरण डिग्री का मूल्यांकन करता है। आप इसे किस प्रकार देखते हैं?

यदि आप 3डी परिप्रेक्ष्य से इलेक्ट्रॉनिक प्रणालियों के एकीकरण स्तर को मापने की अवधारणा के बारे में पूछ रहे हैं, तो मुझे लगता है कि यह आपके द्वारा प्रदान की गई अवधारणा को मापने का एक बहुत अच्छा तरीका है। मेरा मानना ​​है कि हमारा अवसर इंजीनियरों और नई प्रौद्योगिकियों को प्रति घन मिलीमीटर अधिक कार्यक्षमता प्रदान करने में निहित है। तो, मुझे आपकी प्रस्तावित अवधारणा वास्तव में पसंद आई। हम जानते हैं कि एक त्रि-आयामी स्थान है, और हम त्रि-आयामी अंतरिक्ष में और अधिक खोज शुरू कर सकते हैं। मुझे लगता है कि यह सोचने का एक तरीका है, और मैं वास्तव में इस तरह की सोच की सराहना करता हूं।

पारंपरिक पैकेजिंग के मुख्य कार्य चिप सुरक्षा, स्केल विस्तार और विद्युत कनेक्शन हैं। इनके शीर्ष पर, उन्नत पैकेजिंग कुछ फ़ंक्शन और सुविधाएँ जोड़ती है। मेरी समझ यह है कि फ़ंक्शन घनत्व बढ़ाना, इंटरकनेक्शन लंबाई कम करना, और सिस्टम पुनर्गठन करना उन्नत पैकेजिंग की तीन महत्वपूर्ण नई विशेषताएं हैं। आप इसे किस प्रकार देखते हैं?

मैं आपके द्वारा बताए गए बिंदुओं को समझता हूं, और जिस बात में मेरी रुचि है वह है "सिस्टम पुनर्गठन" शब्द का अर्थ क्या है। विविधता के इस युग में, जब हम अलग-अलग प्रक्रिया प्रवाह को अपनाते हैं और चिप्स को पुन: संयोजित करते हैं, तो सिस्टम पुनर्गठन का अर्थ है कि क्षेत्र ओवरहेड, बिजली की खपत को कम करने और अच्छे थर्मल प्रदर्शन को प्राप्त करने के लिए चिप्स को कैसे पुन: संयोजित किया जाए। इसलिए, मेरी समझ यह है कि सिस्टम पुनर्गठन का अर्थ है कि चिप्स को कैसे पुनः संयोजित किया जाए और इष्टतम प्रदर्शन, न्यूनतम क्षेत्र ओवरहेड और कम बिजली की खपत कैसे प्राप्त की जाए। सिस्टम पुनर्गठन के माध्यम से, हम विभिन्न प्रक्रिया नोड्स से चिप्स को बेहतर ढंग से पुनः संयोजित कर सकते हैं, आवश्यक ओवरहेड को कम कर सकते हैं और प्रति घन मिलीमीटर अधिक कार्यक्षमता प्राप्त कर सकते हैं।

जब हम विषम कंप्यूटिंग के बारे में बात करते हैं, तो क्या हम सीपीयू, जीपीयू, एफपीजीए और अन्य आर्किटेक्चर के भेदभाव की बात कर रहे हैं, या हम उन्नत पैकेजिंग बनाने के लिए विषम एकीकरण के उपयोग की बात कर रहे हैं?

मुझे यकीन नहीं है कि मैं कोई स्पष्ट भेद कर पाऊंगा या नहीं। यह ठीक इसलिए है क्योंकि हम इस निरंतर एकता को चलाने के लिए इन विभिन्न प्रक्रिया नोड्स को जोड़ रहे हैं जिसे हम पैकेजिंग कहते हैं। इसलिए, वे एक साथ हैं, और हमने वास्तव में उन्हें अलग नहीं किया है। इसे प्राप्त करने के लिए, ये सभी विभिन्न प्रक्रिया अनुकूलन और सहयोग हमारी उन्नत पैकेजिंग को चला रहे हैं और इस विषम एकीकरण का निर्माण कर रहे हैं।

क्या इंटेल की हाइब्रिड बॉन्डिंग तकनीक और अन्य उन्नत एकीकृत पैकेजिंग तकनीकों की वर्तमान में सीमाएँ हैं? भविष्य में इनसे कैसे निपटा जाएगा?

हाइब्रिड बॉन्डिंग करने के विभिन्न तरीके हैं, जिनमें वेफर-टू-वेफर WoW और चिप-टू-वेफर CoW शामिल हैं। कुल मिलाकर, उद्योग अभी भी बड़े पैमाने पर उत्पादन के लिए प्रौद्योगिकी की परिपक्वता में सुधार करने के लिए काम कर रहा है। बड़े पैमाने पर उत्पादन हासिल करने के लिए चिप-टू-वेफर हाइब्रिड बॉन्डिंग को चलाने के लिए उद्योग के प्रयासों की आवश्यकता है। यह वह चरण है जहां हमारा उद्योग है। दूसरा प्रमुख पहलू है स्वच्छता। निस्संदेह, हाइब्रिड बॉन्डिंग एक भौतिक तकनीक है, और बॉन्डिंग प्रक्रिया के दौरान, उच्च स्वच्छता बनाए रखी जानी चाहिए। हम इसे कमरे के तापमान पर कर रहे हैं, जो हाइब्रिड बॉन्डिंग का एक फायदा है। हालाँकि, इसे बहुत, बहुत साफ रखा जाना चाहिए, जो पारंपरिक पैकेजिंग में आवश्यक सफाई से अलग है। इन उन्नत पैकेजिंग प्रौद्योगिकियों को अपनाते समय स्वच्छता के मुद्दों पर ध्यान दिया जाना चाहिए।

क्या आप मानते हैं कि भविष्य में नई पैकेजिंग स्थितियाँ सामने आएंगी?

मुझे लगता है कि यह अत्यधिक विषम एकीकरण होगा। मेरा मानना ​​है कि उन्नत पैकेजिंग प्रौद्योगिकियां फीचर आकार को कम करना जारी रखेंगी। जैसा कि मैंने पहले बताया, छोटे स्वतंत्र आईपी को चिपलेट्स के रूप में एक साथ लाना उन्नत पैकेजिंग विकास की दिशा है। अत्यधिक विषम एकीकरण उन्नत पैकेजिंग प्रौद्योगिकियों की भविष्य की प्रवृत्ति है।

अंत में,

इंटेल शिक्षाविद जोहाना स्वान के साथ गहन संचार और आदान-प्रदान के माध्यम से, हम निम्नलिखित निष्कर्ष निकाल सकते हैं:

उन्नत पैकेजिंग के भविष्य में, इंटरकनेक्शन का घनत्व बढ़ जाएगा, इंटरकनेक्टिंग इंटरफेस के लिए प्रोट्रूशियंस के बीच की पिच 10um से कम हो जाएगी, और प्रति वर्ग मिलीमीटर प्रोट्रूशियंस की संख्या 10,000 से अधिक हो जाएगी।

हाई-डेंसिटी उन्नत पैकेजिंग में हाइब्रिड बॉन्डिंग तकनीक का व्यापक रूप से उपयोग किया जाता है। हाइब्रिड बॉन्डिंग में, कोई उभार नहीं होता है, और मेटल बॉन्डिंग के अलावा, सिलिकॉन बॉडी एक साथ बंधती हैं। सिलिकॉन चिप्स के बीच कोई अंतराल नहीं है और गोंद भरने की कोई आवश्यकता नहीं है। इसमें बेहतर गर्मी अपव्यय प्रदर्शन भी है क्योंकि सिलिकॉन स्वयं एक अच्छा थर्मल कंडक्टर है। इसके अतिरिक्त, इंटेल की हाइब्रिड बॉन्डिंग तकनीक और टीएसएमसी-एसओआईसी तकनीक में आश्चर्यजनक समानताएं हैं।

इंटेल के प्रौद्योगिकी रोडमैप से, हम देख सकते हैं कि उन्नत पैकेजिंग न केवल उच्च घनत्व की ओर बढ़ेगी बल्कि एकीकरण के लचीलेपन पर भी ध्यान केंद्रित करेगी। सह-ईएमआईबी और ओडीआई इस सुविधा को शामिल करते हैं।

SoC से SiP और फिर चिपलेट्स तक, इलेक्ट्रॉनिक एकीकरण तेजी से उच्च दक्षता, कम दोष दर और उच्च पुन: प्रयोज्य पर ध्यान केंद्रित करता है।

प्रति घन मिलीमीटर कार्यक्षमता को अधिकतम करने की इंटेल की खोज मेरी नई पुस्तक में फ़ंक्शन घनत्व कानून के रूप में वर्णित अवधारणा के साथ संरेखित है, जो प्रति यूनिट वॉल्यूम में कार्यक्षमता की मात्रा का मूल्यांकन करती है। यह समानता फ़ंक्शन घनत्व कानून की शुद्धता की पुष्टि करती है।

एकीकृत सर्किट विनिर्माण और पैकेजिंग परीक्षण धीरे-धीरे विलय कर रहे हैं, जिसमें उत्पादन और डिजाइन दोनों पहलू शामिल हैं, जो सहयोग के लिए चुनौतियाँ और अधिक अवसर ला रहे हैं।

अत्यधिक विषम एकीकरण उन्नत पैकेजिंग की दिशा और भविष्य की प्रवृत्ति बनी हुई है।

अंत में, मैं अपनी और पाठकों की ओर से इंटेल और शिक्षाविद स्वान के प्रति आभार व्यक्त करता हूँ! मुझे आशा है कि भविष्य में मुझे और अधिक संचार और सीखने का अवसर मिलेगा।