반도체 산업의 핵심인 칩 제조는 가장 중요하고 어려운 공정입니다. 10nm 공정에 진입한 이후, 세계 3대 기업인 TSMC, 인텔, 삼성은 치열한 경쟁을 벌이고 있습니다. 표면적으로는 인텔의 진행 속도가 가장 느려 보이지만, 다른 두 회사의 공정 경쟁력도 결코 뒤처지지 않습니다. 삼성의 3nm 공정 밀도는 인텔의 7nm 공정과 유사합니다.  
최근 디지타임즈는 삼성, TSMC, 인텔, IBM의 반도체 공정 밀도 문제를 분석한 연구 보고서를 발표했는데, 이 보고서에서는 10nm, 7nm, 5nm, 3nm, 2nm 공정의 상황을 비교했습니다.  
   
10nm 공정에서 삼성의 트랜지스터 밀도는 052백만/mm2에 불과하고, TSMC는 053백만/mm2인 반면, 인텔은 106백만/mm2에 도달하여 약 두 배나 높습니다.  
7nm 공정의 경우, 삼성의 공정 밀도는 095백만/mm2이고, TSMC는 097백만/mm2이며, 인텔의 7nm 공정은 180백만/mm2로 여전히 80% 이상 높습니다.  
후속 5nm 공정에서 삼성은 1억 2700만 개/mm²의 집적도를 달성했고, TSMC는 1억 7300만 개/mm²를 달성했으며, 인텔의 목표는 3억 개/mm²였다. 삼성과 다른 두 회사 간의 격차는 더욱 벌어졌다.  
3nm 공정에서 TSMC의 트랜지스터 밀도는 약 2억 9천만 개/mm2이고, 삼성은 1억 7천만 개/mm2에 불과하며, 인텔의 목표는 5억 2천만 개/mm2입니다.  
2nm 공정에 대한 데이터는 많지 않습니다. IBM이 삼성 등과 공동으로 공개한 2nm 공정 밀도는 약 333억 2만/mm²이며, TSMC의 목표는 490억 2만/mm²입니다.  
사실 위의 데이터는 각 회사의 기술 수준을 100% 반영하는 것은 아니며, 성능, 전력 소비, 비용의 차이도 고려해야 합니다. 하지만 무어의 법칙의 밀도를 보면 인텔은 이 부분에서 기본적으로 기존 사양을 따르는 것으로 보입니다. 삼성과 TSMC의 공정 촉진을 위한 수분 주입 기술은 새로운 소식이 아닙니다.  
 

물론 삼성은 이 점에서 다소 과장했을 수도 있습니다. 3nm 공정의 밀도는 인텔의 7nm 수준에 불과하고, 인텔의 5nm 공정은 IBM의 2nm 수준에 근접합니다. 이것이 인텔이 지나치게 솔직한 것인지, 아니면 다른 회사들이 지나치게 교묘한 것인지는 잘 모르겠습니다.

면책 조항: 본 기사는 "Moore Core News"에서 발췌한 내용입니다. 본 기사는 전적으로 필자의 개인적인 견해이며, Sacco Micro 및 업계의 공식적인 입장을 대변하는 것은 아닙니다. 재인쇄 및 공유는 지적 재산권 보호를 위해 허용되며, 재인쇄 시 원문 출처와 저자를 명시해 주시기 바랍니다. 저작권 침해 사항이 있을 경우 삭제를 위해 당사에 연락해 주십시오.

회사 전화번호: +86-0755-83044319
팩스: +86-0755-83975897
이메일: 1615456225@qq.com
QQ: 3518641314 리 관리자

QQ: 332496225 Qiu 관리자

주소: 중국 선전시 룽화신구 민즈대로 1079번지 전타오테크놀로지빌딩 C동 809호