半導体産業の中核を成すチップ製造は、最も重要かつ困難な工程である。10nmプロセスノードに突入後、世界の三大企業であるTSMC、インテル、サムスンは、引き続き競争を繰り広げている。表面上はインテルの進歩が最も遅いように見えるが、他の2社のプロセス技術の「水面下」も決して小さくはない。サムスンの3nmプロセスの密度は、インテルの7nmプロセスに匹敵する。  
Digitimesは最近、サムスン、TSMC、インテル、IBMの半導体プロセス密度に関する問題を分析した調査レポートを発表し、10nm、7nm、5nm、3nm、2nmの状況を比較した。  
   
10nmプロセスノードにおいて、サムスンのトランジスタ密度はわずか5200万個/mm2、TSMCは5300万個/mm2、インテルは1億600万個/mm2に達しており、その約2倍となっている。  
7nmプロセスノードの場合、サムスンのプロセス密度は9500万/mm2、TSMCは9700万/mm2、インテルの7nmプロセスは1億8000万/mm2で、依然として80%以上高い。  
続く5nmプロセスでは、サムスンは1億2700万個/mm2の密度を達成し、TSMCは1億7300万個/mm2の密度に達したが、インテルの目標は3億個/mm2だった。サムスンと他の2社との差はさらに広がった。  
3nmプロセスノードにおいて、TSMCのトランジスタ密度は約2億9000万個/mm2、Samsungはわずか1億7000万個/mm2、Intelの目標は5億2000万個/mm2である。  
2nmプロセスノードに関するデータはあまり多くありません。IBMがサムスンなどと共同で発表した2nmプロセスの密度は約3億3300万個/mm2で、TSMCの目標は4億9000万個/mm2です。  
実際、上記のデータは各企業の技術レベルを100%反映するものではなく、性能、消費電力、コストの違いも考慮に入れる必要があります。しかし、ムーアの法則の密度から判断すると、インテルはこの点に関して基本的に以前の仕様に従っています。サムスンとTSMCのプロセス促進水注入はニュースではありません。  
 

もちろん、この点に関してはサムスンは誇張しすぎているかもしれない。3nmノードの密度はインテルの7nmレベルに過ぎず、インテルの5nmプロセスはIBMの2nmレベルに近い。これはインテルが正直すぎるのか、それとも他社がずる賢いのか、どちらとも言えるだろう。

免責事項：この記事は「ムーアコアニュース」からの転載です。この記事は著者の個人的な見解のみを表しており、サッコマイクロおよび業界の見解を表すものではありません。転載および共有のみを目的としており、知的財産権の保護を支持しています。転載の際は、元の出典と著者を明記してください。著作権侵害がある場合は、削除いたしますのでご連絡ください。

会社の電話番号：+86-0755-83044319
ファックス番号：+86-0755-83975897
Eメール：1615456225@qq.com
QQ: 3518641314 李マネージャー

QQ: 332496225 邱マネージャー

住所：深圳市龍華新区民治大道1079号 占濤科技ビルC棟809室