ASML은 고트랜지스터 밀도 칩 설계의 한계를 넓히는 것을 목표로 하는 "Hyper-NA"라는 새로운 유형의 포토리소그래피 도구에 대한 계획을 발표했습니다. 전 ASML 사장 Martin van den Brink에 따르면, 글로벌 연구 기관 Imec은 Hyper-NA EUV 기술이 초기 개발 단계에 있다고 확인했습니다. Intel은 이미 오리건 반도체 공장에 Hyper-NA 시스템을 설치했습니다. 이 새로운 기술은 수치 개구수(NA)를 0.33에서 0.55로 증가시켜 0.75년까지 2030 NA에 도달하는 것을 목표로 합니다. 이러한 발전은 향후 2년 동안 XNUMXnm를 넘는 공정 노드를 지원할 것입니다.

Imec의 Kurt Ronse는 Hyper-NA EUV가 중요한 단계이며, 지속적인 연구는 NA를 0.55 이상으로 높이고 0.85 NA를 목표로 한다고 강조했습니다. 과제에는 대비와 효율성에 영향을 미치는 광 편광이 포함됩니다. ASML은 고밀도 트랜지스터용 EUV 도구의 유일한 제조업체로 남아 있으며, TSMC, NVIDIA, Apple, AMD와 같은 주요 고객에게 서비스를 제공합니다.

인텔의 최근 Hyper-NA 시스템 설치는 해상도와 기능을 향상시켜 TSMC의 2nm 공정과 맞먹을 가능성이 있습니다. 삼성, 마이크론, SK 하이닉스도 Hyper-NA 기술을 모색하고 있습니다. Hyper-NA는 더블 패터닝과 관련된 비용과 복잡성을 줄일 것으로 기대됩니다. 나노임프린트 리소그래피와 같은 대안은 처리량이 낮고 멀티빔 전자빔 리소그래피는 과제에 직면해 있습니다.

포토리소그래피 외에도 트랜지스터의 추가 소형화가 물리적 한계에 접근하고 있습니다. 실리콘을 대체하기 위해 더 높은 전자 이동성을 가진 새로운 재료가 필요하여 증착 및 에칭 문제가 발생합니다. 이러한 발전에도 불구하고 실리콘은 근본적인 상태로 유지될 것이며, 새로운 재료가 특정 층을 강화할 것입니다.