ASML ha annunciato i piani per un nuovo tipo di strumento di fotolitografia chiamato "Hyper-NA", che mira a spingere i limiti della progettazione di chip ad alta densità di transistor. Secondo l'ex presidente di ASML Martin van den Brink, l'organizzazione di ricerca globale Imec ha confermato che la tecnologia Hyper-NA EUV è nelle prime fasi di sviluppo. Intel ha già installato un sistema Hyper-NA nel suo stabilimento di semiconduttori in Oregon. La nuova tecnologia aumenterà l'apertura numerica (NA) da 0.33 a 0.55, con l'obiettivo di raggiungere 0.75 NA entro il 2030. Questo progresso supporterà nodi di processo oltre i 2 nm nel prossimo decennio.

Kurt Ronse di Imec ha sottolineato che Hyper-NA EUV è un passo significativo, con una ricerca in corso che punta a NA oltre 0.55, puntando a 0.85 NA. Le sfide includono la polarizzazione della luce, che influisce su contrasto ed efficienza. ASML rimane l'unico produttore di strumenti EUV per transistor ad alta densità, servendo importanti clienti come TSMC, NVIDIA, Apple e AMD.

La recente installazione di sistemi Hyper-NA da parte di Intel migliora la risoluzione e la funzionalità, potenzialmente eguagliando il processo a 2 nm di TSMC. Anche Samsung, Micron e SK Hynix stanno esplorando la tecnologia Hyper-NA. Si prevede che Hyper-NA ridurrà i costi e la complessità associati al doppio patterning. Alternative come la litografia a nanoimprint hanno una produttività inferiore e la litografia a fascio di elettroni multi-fascio deve affrontare delle sfide.

Oltre alla fotolitografia, l'ulteriore miniaturizzazione dei transistor sta raggiungendo i limiti fisici. Sono necessari nuovi materiali con maggiore mobilità degli elettroni per sostituire il silicio, il che pone sfide di deposizione e incisione. Nonostante questi progressi, il silicio rimarrà fondamentale, con nuovi materiali che migliorano strati specifici.