Bersambung daripada "Segala-galanya Mengenai Teknologi Pembungkusan Termaju Intel (Bahagian I)" 

Seterusnya, saya akan berkongsi kandungan pada paksi kebolehskalaan (Z) yang diwakili oleh paksi-Z dalam Rajah 1. Teknologi Co-EMIB terletak dalam kuadran ini. Teknologi Co-EMIB menggabungkan teknologi 2D dan 3D menggunakan gabungan EMIB dan Foveros untuk mencapai kebolehskalaan. Dengan Co-EMIB, kami boleh meletakkan lebih 40 cip ke dalam satu pakej.

Seni bina Co-EMIB adalah berdasarkan sambungan berketumpatan tinggi antara cip pendamping dan cip bertindan, membolehkan julat kesalinghubungan yang lebih luas. Rajah di bawah menunjukkan bahawa HBM boleh diletakkan bersama Foveros atau mungkin terdapat cip pendamping yang berbeza.

Ini sangat membantu kami kerana ia boleh mengurangkan bilangan TSV di bahagian bawah cip, yang memberikan kami keupayaan untuk menghidupkan cip atas secara terus. Ini adalah satu lagi pengoptimuman yang membolehkan penyesuaian menyeluruh untuk pelanggan melalui penambahan teknologi ODI. Di atas adalah rancangan penyelidikan dan pembangunan serta hasil penyelidikan terkini dalam bidang pembungkusan termaju yang dikongsi oleh Intel.

Terima kasih banyak atas perkongsian indah daripada Academician Johanna Swan. Saya secara peribadi berasa sangat mendapat manfaat, dan saya percaya pembaca akan mengalami pengalaman yang sama. Melalui perkongsian teknologi daripada Intel, saya telah mendapat pemahaman yang lebih mendalam tentang teknologi seperti EMIB, Foveros, Chiplet, Co-EMIB dan ODI, dan seterusnya mempelajari tentang teknologi Hybrid Bonding dan Self-Assembly. Seterusnya, saya ingin bertanya kepada Academician Swan tentang beberapa topik hangat.

Chiplet, yang juga kami rujuk sebagai jubin, adalah penting untuk pembungkusan antara sambungan, kerana ia membolehkan kami mendapatkan IP bebas kecil. Sebaik sahaja kami mempunyai IP bebas, kami boleh mencampurkannya dalam banyak produk dengan kebolehgunaan semula yang sangat tinggi. Kami boleh menyesuaikan secara mendalam produk yang disepadukan ke dalam pembungkusan mengikut keperluan kami. Saya percaya penyesuaian adalah sebab sebenar untuk mencapai tahap penyepaduan heterogen seterusnya. Oleh itu, mendapatkan IP daripada nod proses yang berbeza dan menyepadukannya secara heterogen ke dalam proses atau nod yang berbeza boleh membolehkan penyesuaian mendalam untuk pelanggan.

Pada masa ini, kaedah ikatan daripada wafer kepada wafer (WoW) sedang dalam pembangunan. Bagaimanakah Intel meletakkan dirinya dalam kaedah ikatan ini?

Teknologi ikatan wafer-to-wafer (WoW) sememangnya dalam pembangunan. Apabila mempertimbangkan kesalinghubungan produk, pada masa ini terdapat dua kaedah: teknologi ikatan wafer-to-wafer (WoW) dan chip-to-wafer (CoW). Saya percaya kedua-dua teknologi ikatan wafer-to-wafer (WoW) dan chip-to-wafer (CoW) adalah penting, bergantung pada produk anda. Sebagai contoh, untuk susunan memori, kita boleh melihat pemain industri menggunakan ikatan wafer-ke-wafer hari ini. Industri ini juga sedang mengusahakan ikatan cip-ke-wafer, yang memberikan beberapa cabaran unik berbeza daripada ikatan wafer-ke-wafer, tetapi kedua-duanya adalah penting. Selain itu, teknologi Ikatan Hibrid boleh digunakan pada kedua-dua teknologi ikatan wafer-to-wafer (WoW) dan cip-to-wafer (CoW).

Di manakah kedudukan teknologi penyepaduan 2.5D dan 3D pada masa ini? Pasaran kini membentangkan gabungan pembungkusan 2.5D dan 3D. Bagaimanakah Intel melihat trend ini?

Teknologi penyepaduan 2.5D dan 3D berkembang pesat, dan saya percaya trend ini akan berterusan. Selain itu, peluang dan kelebihan pembezaan yang dibawa kepada produk oleh aliran ini adalah penting. Intel's Co-EMIB ialah teknologi yang serupa dengan gabungan 2.5D dan 3D, yang membolehkan produk seperti Intel's Ponte Vecchio. Akhirnya, peluang kami adalah untuk menyediakan unit terbanyak bagi setiap milimeter padu dan mencapai kefungsian paling banyak bagi setiap milimeter padu. Pembungkusan lanjutan akan terus mengecil dan mengecil dalam saiz supaya kami boleh mencapai kefungsian maksimum setiap milimeter padu.

Terdapat juga banyak syarikat pembungkusan dan ujian semikonduktor di China, dan bahagian pasaran mereka berkembang secara beransur-ansur. Bagaimanapun, tahap kemajuan teknologi pada masa ini tidak mencapai tahap Intel dan Samsung. Apakah sebab kedudukan utama Intel dalam teknologi pembungkusan dan ujian? Pada pendapat anda, bagaimanakah penyelidikan dan pembangunan teknologi pembungkusan dan ujian China boleh dipertingkatkan?

Secara umum, kunci untuk mengenali faktor pembezaan dalam pembungkusan adalah pelanggan. Kami sentiasa berusaha untuk melayani pelanggan kami dan menyediakan penyelesaian yang unik kepada mereka, yang juga telah memacu teknologi pembungkusan termaju yang kami fokuskan. Jadi saya percaya peluang itu terletak pada hakikat bahawa semasa kami terus memberi perkhidmatan kepada pelanggan kami, keperluan produk mereka juga berkembang, yang merupakan sebab sebenar mendorong keperluan untuk transformasi dalam pembungkusan. Saya percaya jawapan kepada soalan ini ialah teknologi akan datang, dan kemajuan teknologi ini akan muncul apabila keperluan berbeza pelanggan kami berkembang. Oleh itu, merebut peluang ini akan memberi manfaat untuk menambah baik pembungkusan dan ujian penyelidikan dan pembangunan teknologi.

Pada masa lalu, syarikat pembuatan semikonduktor dan pembungkusan semikonduktor adalah berasingan. Kini, banyak kilang pembuatan cip cuba membangunkan teknologi pembungkusan dan ujian semikonduktor. Oleh itu, saya ingin mengetahui ramalan anda untuk trend masa depan pembuatan semikonduktor dan ujian pembungkusan semikonduktor. Adakah mereka akan bergabung atau berkembang menjadi mod yang wujud bersama?

Ini adalah soalan yang sangat bagus! Inilah yang menjadikan pembungkusan lanjutan menarik. Kerana apabila kita bercakap tentang ikatan hibrid 10 mikron, kita melihat bahawa kedua-dua dunia ini bergabung. Saya telah mula mengkaji ciri-ciri lapisan logam yang kita gunakan, yang mempunyai saiz ciri di bawah 10 mikron, contohnya, 4 mikron. Kini, saiz ciri untuk sambung logam pada wafer dan saiz ciri yang kami cipta apabila meletakkan cip ini bersama-sama sebagai sebahagian daripada pembungkusan adalah agak konsisten. Oleh itu, pembuatan cip dan ujian pembungkusan sedang bergabung, kerana saiz proses adalah serupa, yang telah menjadi tempat yang sangat penting dan menarik untuk inovasi. Fabrik wafer tradisional menggunakan teknologi pembungkusan dan ujian serta mencipta kawasan serba baharu dalam pembungkusan termaju. Saya percaya ujian pembuatan dan pembungkusan semikonduktor akan beransur-ansur bersatu.

Dalam strategi IDM 2.0, apakah peranan yang dimainkan oleh pembungkusan lanjutan? Adakah teknologi pembungkusan termaju Intel akan dibuka sepenuhnya kepada perniagaan faundri masa hadapan? Apakah rancangan Intel untuk pembungkusan lanjutan selepas IDM 2.0?

Saya percaya bahagian pertama soalan berkenaan peranan pembungkusan lanjutan dalam IDM 2.0 ialah ia akan memainkan peranan yang sangat penting kerana ia merupakan faktor pembezaan yang penting. Kami akan mempunyai ramai pelanggan dengan keperluan yang berbeza, dan pembungkusan lanjutan akan membantu kami menyesuaikan mengikut keperluan ini, menjadikannya satu aspek yang sangat kritikal. Ia boleh diyakinkan bahawa pelanggan faundri Intel akan dapat menggunakan teknologi termaju kami. Kami akan menawarkan teknologi pembungkusan termaju yang telah dibangunkan, termasuk 2D, 2.5D dan 3D, dan menyediakan teknologi ini kepada pelanggan faundri kami untuk memenuhi keperluan unik mereka. Mendapatkan teknologi ini adalah sangat penting untuk pelanggan memenuhi keperluan produk khusus mereka, dan teknologi ini juga boleh diperluaskan untuk memenuhi keperluan peringkat lebih tinggi.

Dalam pasaran pembungkusan kipas semasa, terdapat dua laluan teknikal, iaitu FOWLP dan FOPLP. Kita semua tahu bahawa Samsung sedang membangunkan FOPLP. Saya ingin tahu sama ada Intel mempunyai sebarang rancangan untuk laluan FOPLP?

Saya ingin mengatakan bahawa ia adalah kerana kuantiti mendorong permintaan. Soalan anda ialah sama ada terdapat pembungkusan peringkat wafer dan pembungkusan peringkat panel, dan sama ada Intel merancang untuk bergerak ke arah pembungkusan peringkat panel. Intel telah terlibat secara aktif dalam pelan pembungkusan Fan-Out selama bertahun-tahun, dan kami akan terus menilai sama ada permintaan akan mendorong kami untuk mempertimbangkan pembungkusan jenis FOPLP. Intel pada masa ini mempunyai keupayaan untuk melakukan ini, dan ia bergantung terutamanya pada sama ada keadaan pasaran mahu kita beralih daripada wafer kepada panel. Ini adalah soalan yang mesti kita jawab, dan saya percaya soalan seperti itu akan terus timbul. Kami akan terus menyelidik dan membangunkan secara aktif dalam bidang ini, dan adalah penting untuk mendorong peningkatan saiz ciri dalam sebarang jenis teknologi pembungkusan, sama ada ia dilakukan pada wafer atau panel; Saya percaya pasaran akan membuat keputusan untuk kami.

Undang-undang Moores semakin pudar, dan teknologi pembungkusan SiP dicadangkan sebagai penemuan baharu dalam pembungkusan semikonduktor. CPU dan FPGA dalam pelayan juga memerlukan SiP mewah. Bagaimanakah Intel melihat teknologi pembungkusan SiP? Adakah Intel akan berada di kawasan ini? Tambahan pula, bolehkah teknologi EMIB, CO-EMIB dan Foveros Intel dianggap sebagai teknologi pembungkusan peringkat sistem?

Saya percaya integrasi sistem dalam pakej (SiP) pasti akan diteruskan. Teknologi SiP termasuk seni bina 2D, 2.5D dan 3D. Kadang-kadang orang berfikir pembungkusan peringkat sistem adalah sebahagian daripada integrasi heterogen 3D, tetapi sebenarnya, ia bukan itu sahaja. Pembungkusan peringkat sistem menekankan keberkesanan sistem. Teknologi EMIB, CO-EMIB dan Foveros semuanya menyumbang kepada membentuk sebahagian daripada pembungkusan peringkat sistem. Pembungkusan peringkat sistem menekankan pelaksanaan sistem dalam pakej. Apabila kami mencipta modul Curie, kami melaksanakan sistem dalam pakej. Penyepaduan sistem dalam pakej boleh merangkumi banyak perkara yang berbeza dan melengkapkan kefungsian sistem. Jelas sekali, 2D, 2.5D dan 3D adalah semua kaedah pelaksanaan yang berpotensi untuk pembungkusan peringkat sistem.

Apabila ia datang kepada susun atur pembungkusan lanjutan, faundri wafer, IDM, syarikat fabless, vendor alat EDA, dsb., semuanya telah menyertai. Adakah terdapat perbezaan yang ketara dalam pemahaman "pembungkusan lanjutan" antara jenis syarikat yang berbeza ini? Adakah terdapat sempadan yang jelas antara pembungkusan lanjutan dan pembungkusan tradisional?

Daripada pembungkusan tradisional kepada pembungkusan lanjutan, adakah ia satu kontinum atau adakah terdapat sempadan yang jelas? Saya percaya istilah "pembungkusan lanjutan" menandakan bahawa ia adalah kesinambungan kemajuan teknologi. Saya tidak pasti sama ada terdapat perbezaan yang jelas antara pembungkusan lanjutan dan pembungkusan tradisional. Sebab mengapa terdapat istilah pembungkusan lanjutan ialah kita perlu menyusun cip dan menyambungkannya, yang merupakan keperluan baharu untuk alatan EDA, dan bukannya meletakkan cip secara tradisional pada pembungkusan organik, iaitu yang perlu dikendalikan oleh alatan EDA tradisional. Kini kami mempunyai lapisan tambahan, dimensi 3D tambahan, dan kami perlu mengoptimumkan berdasarkan ini. Kami berdepan dengan hakikat bahawa apabila pembungkusan termaju terus berkembang, alatan EDA kami akan menjadi lebih kompleks dan memerlukan keseluruhan ekosistem untuk menyatukan segala-galanya dan mengoptimumkan, serta memberikan kami prestasi yang lebih baik.

Dalam buku baharu saya "Microsystems based on SiP Technology," saya mencadangkan konsep baharu: Undang-undang Ketumpatan Fungsi, yang menilai pembangunan sistem elektronik berdasarkan bilangan unit berfungsi (UNIT Fungsi) bagi setiap volum unit. Ia mengalihkan piawaian penghakiman daripada undang-undang Moore pada satah wafer kepada ruang sistem elektronik, menilai tahap penyepaduan sistem elektronik daripada perspektif tiga dimensi. Bagaimana anda melihat ini?

Jika anda bertanya tentang konsep mengukur tahap penyepaduan sistem elektronik dari perspektif 3D, saya fikir ini adalah cara yang sangat baik untuk mengukur konsep yang telah anda berikan. Saya percaya peluang kami terletak pada menyediakan lebih banyak fungsi setiap milimeter padu kepada jurutera dan teknologi baharu. Jadi, saya sangat menyukai konsep cadangan anda. Kami tahu terdapat ruang tiga dimensi, dan kami boleh mula meneroka lebih banyak lagi dalam ruang tiga dimensi. Saya fikir ini adalah cara berfikir, dan saya sangat menghargai pemikiran seperti ini.

Fungsi utama pembungkusan tradisional adalah perlindungan cip, pengembangan skala, dan sambungan elektrik. Selain daripada ini, pembungkusan lanjutan menambah beberapa fungsi dan ciri. Pemahaman saya ialah meningkatkan ketumpatan fungsi, memendekkan panjang interkoneksi dan menjalankan penstrukturan semula sistem adalah tiga ciri baharu yang penting bagi pembungkusan termaju. Bagaimana anda melihat ini?

Saya faham perkara yang anda nyatakan, dan apa yang menarik minat saya ialah maksud istilah "penstrukturan semula sistem". Dalam era heterogeniti ini, apabila kita menggunakan aliran proses yang berbeza dan menggabungkan semula cip, penstrukturan semula sistem merujuk kepada cara menggabungkan semula cip untuk meminimumkan overhed kawasan, penggunaan kuasa dan mencapai prestasi terma yang baik. Oleh itu, pemahaman saya ialah penstrukturan sistem bermaksud cara menggabungkan semula cip dan memperoleh prestasi optimum, overhed kawasan minimum dan penggunaan kuasa yang rendah. Melalui penstrukturan semula sistem, kami boleh menggabungkan semula cip daripada nod proses yang berbeza dengan lebih baik, meminimumkan overhed yang diperlukan dan mencapai lebih banyak fungsi setiap milimeter padu.

Apabila kita bercakap tentang pengkomputeran heterogen, adakah kita merujuk kepada pembezaan CPU, GPU, FPGA, dan seni bina lain, atau adakah kita merujuk kepada penggunaan integrasi heterogen untuk membentuk pembungkusan lanjutan?

Saya tidak pasti sama ada saya boleh membuat perbezaan yang jelas. Ia adalah tepat kerana kami menggabungkan nod proses yang berbeza ini untuk memacu perpaduan berterusan ini yang kami panggil ia pembungkusan. Oleh itu, mereka bersama, dan kami tidak benar-benar memisahkan mereka. Untuk mencapai matlamat ini, semua pengoptimuman dan kerjasama proses yang berbeza ini memacu pembungkusan termaju kami dan mewujudkan integrasi heterogen ini.

Adakah teknologi Ikatan Hibrid Intel dan teknologi pembungkusan bersepadu termaju lain pada masa ini mempunyai had? Bagaimanakah perkara ini akan ditangani pada masa hadapan?

Terdapat pelbagai cara untuk menjalankan Ikatan Hibrid, termasuk WoW wafer-to-wafer dan CoW cip-to-wafer. Secara keseluruhan, industri masih berusaha untuk meningkatkan kematangan teknologi untuk pengeluaran besar-besaran. Usaha industri diperlukan untuk memacu Ikatan Hibrid cip-ke-wafer untuk mencapai pengeluaran besar-besaran. Ini adalah peringkat di mana industri kita berada. Satu lagi aspek penting ialah kebersihan. Tidak dinafikan, Ikatan Hibrid adalah teknologi fizikal, dan semasa proses ikatan, kebersihan yang tinggi mesti dikekalkan. Kami melakukan ini pada suhu bilik, yang merupakan kelebihan Ikatan Hibrid. Walau bagaimanapun, ia mesti disimpan dengan sangat, sangat bersih, yang berbeza daripada kebersihan yang diperlukan dalam pembungkusan tradisional. Perhatian mesti diberikan kepada isu kebersihan apabila menggunakan teknologi pembungkusan termaju ini.

Adakah anda percaya bahawa situasi pembungkusan baharu akan muncul pada masa hadapan?

Saya fikir ia akan menjadi integrasi heterogen yang melampau. Saya percaya bahawa teknologi pembungkusan canggih akan terus meminimumkan saiz ciri. Seperti yang saya terangkan sebelum ini, membawa IP bebas kecil bersama-sama dalam bentuk chiplet adalah hala tuju pembangunan pembungkusan lanjutan. Penyepaduan heterogen yang melampau ialah trend masa depan teknologi pembungkusan termaju.

Kesimpulannya,

Melalui komunikasi dan pertukaran yang mendalam dengan Intel Academician Johanna Swan, kami boleh membuat kesimpulan berikut:

Pada masa hadapan pembungkusan lanjutan, ketumpatan interkoneksi akan meningkat, padang antara protrusi untuk antara muka yang saling bersambung akan menyusut ke bawah 10um, dan bilangan protrusi setiap milimeter persegi akan melebihi 10,000.

Teknologi Hybrid Bonding digunakan secara meluas dalam pembungkusan termaju berketumpatan tinggi. Dalam Ikatan Hibrid, tiada tonjolan, dan selain ikatan logam, badan silikon terikat bersama. Tiada jurang antara cip silikon dan tidak perlu mengisi gam. Ia juga mempunyai prestasi pelesapan haba yang lebih baik kerana silikon itu sendiri adalah konduktor haba yang baik. Selain itu, teknologi Hybrid Bonding Intel dan teknologi TSMC-SoIC mempunyai persamaan yang ketara.

Daripada pelan hala tuju teknologi Intel, kita dapat melihat bahawa pembungkusan termaju bukan sahaja akan bergerak ke arah ketumpatan yang lebih tinggi tetapi juga memberi tumpuan kepada fleksibiliti integrasi. EMIB bersama dan ODI merangkumi ciri ini.

Daripada SoC ke SiP dan kemudian kepada chiplet, integrasi elektronik semakin memfokuskan pada kecekapan tinggi, kadar kecacatan yang rendah dan kebolehgunaan semula yang tinggi.

Usaha Intel untuk memaksimumkan kefungsian setiap milimeter padu sejajar dengan konsep yang diterangkan sebagai Undang-undang Ketumpatan Fungsi dalam buku baharu saya, yang menilai jumlah kefungsian per unit volum. Persamaan ini mengesahkan ketepatan Undang-undang Ketumpatan Fungsi.

Pengilangan litar bersepadu dan ujian pembungkusan secara beransur-ansur bergabung, termasuk kedua-dua aspek pengeluaran dan reka bentuk, membawa cabaran dan lebih banyak peluang untuk kerjasama.

Penyepaduan heterogen yang melampau kekal sebagai hala tuju dan trend masa depan pembungkusan termaju.

Akhir sekali, bagi pihak saya sendiri dan para pembaca, saya merakamkan ucapan terima kasih kepada Intel dan Academician Swan! Saya berharap untuk mempunyai peluang untuk komunikasi dan pembelajaran selanjutnya pada masa akan datang.