Tiếp theo từ "Mọi thứ về Công nghệ đóng gói nâng cao của Intel (Phần I)" 

Tiếp theo, tôi sẽ chia sẻ nội dung về trục khả năng mở rộng (Z) được biểu thị bằng trục Z trong Hình 1. Công nghệ Co-EMIB nằm trong góc phần tư này. Công nghệ Co-EMIB kết hợp công nghệ 2D và 3D bằng cách sử dụng kết hợp EMIB và Foveros để đạt được khả năng mở rộng. Với Co-EMIB, chúng tôi có thể đặt hơn 40 chip vào một gói duy nhất.

Kiến trúc Co-EMIB dựa trên các kết nối mật độ cao giữa các chip đồng hành và các chip xếp chồng lên nhau, cho phép phạm vi kết nối rộng hơn. Hình bên dưới cho thấy HBM có thể được đặt cùng với Foveros hoặc có thể có các chip đồng hành khác nhau.

Điều này rất hữu ích cho chúng tôi vì nó có thể giảm số lượng TSV ở chip dưới cùng, giúp chúng tôi có khả năng cấp nguồn trực tiếp cho chip trên cùng. Đây là một sự tối ưu hóa khác cho phép khách hàng tùy chỉnh toàn diện thông qua việc bổ sung công nghệ ODI. Trên đây là kế hoạch nghiên cứu phát triển cũng như những kết quả nghiên cứu mới nhất trong lĩnh vực đóng gói tiên tiến được Intel chia sẻ.

Xin chân thành cảm ơn những chia sẻ tuyệt vời của Viện sĩ Johanna Swan. Cá nhân tôi cảm thấy rất được lợi ích và tôi tin rằng độc giả cũng sẽ có trải nghiệm tương tự. Thông qua việc chia sẻ công nghệ từ Intel, tôi đã hiểu sâu hơn về các công nghệ như EMIB, Foveros, Chiplet, Co-EMIB và ODI, đồng thời tìm hiểu thêm về các công nghệ Liên kết lai và Tự lắp ráp. Tiếp theo, tôi muốn hỏi Viện sĩ Swan về một số chủ đề nóng.

Chiplets, mà chúng tôi còn gọi là khối, rất quan trọng để đóng gói các kết nối vì chúng cho phép chúng tôi có được các IP độc lập nhỏ. Khi đã có IP độc lập, chúng ta có thể trộn chúng vào nhiều sản phẩm với khả năng tái sử dụng rất cao. Chúng tôi có thể tùy chỉnh sâu sắc các sản phẩm được tích hợp vào bao bì theo nhu cầu của chúng tôi. Tôi tin rằng khả năng tùy chỉnh là lý do thực sự để đạt được giai đoạn tích hợp không đồng nhất tiếp theo. Do đó, việc lấy IP từ các nút quy trình khác nhau và tích hợp chúng không đồng nhất vào các quy trình hoặc nút khác nhau có thể cho phép khách hàng tùy chỉnh sâu.

Hiện tại, phương pháp liên kết giữa wafer với wafer (WoW) đang được phát triển. Intel định vị mình như thế nào trong phương pháp liên kết này?

Công nghệ liên kết wafer-to-wafer (WoW) thực sự đang được phát triển. Khi xem xét khả năng kết nối các sản phẩm, hiện có hai phương pháp: công nghệ liên kết wafer-to-wafer (WoW) và chip-to-wafer (CoW). Tôi tin rằng cả hai công nghệ liên kết wafer-to-wafer (WoW) và chip-to-wafer (CoW) đều quan trọng, tùy thuộc vào sản phẩm của bạn. Ví dụ: để xếp chồng bộ nhớ, ngày nay chúng ta có thể thấy những người trong ngành sử dụng liên kết wafer-to-wafer. Ngành công nghiệp này cũng đang nghiên cứu liên kết chip với wafer, điều này đặt ra một số thách thức đặc biệt khác với liên kết giữa wafer với wafer, nhưng cả hai đều quan trọng. Ngoài ra, công nghệ Hybrid Bonding có thể được áp dụng cho cả công nghệ liên kết wafer-to-wafer (WoW) và chip-to-wafer (CoW).

Công nghệ tích hợp 2.5D và 3D hiện đang đứng ở đâu? Thị trường hiện nay có sự kết hợp giữa bao bì 2.5D và 3D. Intel nhìn nhận xu hướng này như thế nào?

Công nghệ tích hợp 2.5D và 3D đang phát triển nhanh chóng và tôi tin xu hướng này sẽ tiếp tục. Hơn nữa, những cơ hội và lợi thế khác biệt hóa mà xu hướng này mang lại cho sản phẩm là rất quan trọng. Co-EMIB của Intel là một công nghệ tương tự như sự kết hợp giữa 2.5D và 3D, giúp tạo ra những sản phẩm như Ponte Vecchio của Intel. Cuối cùng, cơ hội của chúng tôi là cung cấp nhiều đơn vị nhất trên mỗi milimét khối và đạt được nhiều chức năng nhất trên mỗi milimét khối. Bao bì tiên tiến sẽ tiếp tục thu nhỏ và thu nhỏ kích thước để chúng ta có thể đạt được chức năng tối đa trên mỗi milimét khối.

Ngoài ra còn có nhiều công ty thử nghiệm và đóng gói chất bán dẫn ở Trung Quốc, và thị phần của họ đang dần mở rộng. Tuy nhiên, trình độ tiến bộ công nghệ hiện nay chưa đạt tới trình độ của Intel và Samsung. Đâu là lý do giúp Intel dẫn đầu về công nghệ đóng gói và thử nghiệm? Bạn nghĩ việc nghiên cứu và phát triển công nghệ đóng gói và thử nghiệm của Trung Quốc có thể được cải thiện như thế nào?

Nhìn chung, chìa khóa để nhận biết yếu tố khác biệt trong bao bì chính là khách hàng. Chúng tôi luôn cố gắng phục vụ khách hàng và cung cấp các giải pháp độc đáo cho họ, điều này cũng thúc đẩy các công nghệ đóng gói tiên tiến mà chúng tôi đang tập trung vào. Vì vậy, tôi tin rằng cơ hội nằm ở chỗ khi chúng tôi tiếp tục phục vụ khách hàng, nhu cầu về sản phẩm của họ cũng ngày càng phát triển, đó là lý do thực sự thúc đẩy nhu cầu chuyển đổi về bao bì. Tôi tin rằng câu trả lời cho câu hỏi này là công nghệ sẽ xuất hiện và những tiến bộ công nghệ này sẽ xuất hiện khi nhu cầu khác biệt của khách hàng ngày càng phát triển. Do đó, việc nắm bắt cơ hội này sẽ có lợi cho việc cải thiện hoạt động nghiên cứu và phát triển công nghệ đóng gói và thử nghiệm.

Trước đây, các công ty sản xuất chất bán dẫn và bao bì bán dẫn tách biệt nhau. Hiện nay, nhiều nhà máy sản xuất chip đang nỗ lực phát triển công nghệ đóng gói và thử nghiệm chất bán dẫn. Vì vậy, tôi muốn biết dự đoán của bạn về xu hướng sản xuất chất bán dẫn và thử nghiệm đóng gói chất bán dẫn trong tương lai. Họ sẽ hợp nhất hay phát triển thành một chế độ cùng tồn tại?

Đây là một câu hỏi rất hay! Đây chính xác là điều khiến bao bì tiên tiến trở nên thú vị. Bởi vì khi nói về liên kết lai 10 micron, chúng ta thấy rằng hai thế giới này đang hợp nhất. Tôi đã bắt đầu nghiên cứu các đặc điểm của các lớp kim loại mà chúng tôi đang sử dụng, có kích thước đặc trưng dưới 10 micron, ví dụ: 4 micron. Giờ đây, kích thước tính năng cho các kết nối kim loại trên tấm bán dẫn và kích thước tính năng mà chúng tôi đang tạo khi đặt các chip này lại với nhau như một phần của bao bì là khá nhất quán. Vì vậy, việc sản xuất chip và thử nghiệm đóng gói đang được hợp nhất, vì quy trình có kích thước tương tự nhau, điều này đã trở thành một nơi rất quan trọng và thú vị cho sự đổi mới. Các nhà máy sản xuất bánh bán dẫn truyền thống đang sử dụng công nghệ đóng gói và thử nghiệm, đồng thời tạo ra một lĩnh vực hoàn toàn mới trong lĩnh vực đóng gói tiên tiến. Tôi tin rằng việc sản xuất chất bán dẫn và thử nghiệm đóng gói sẽ dần dần kết hợp với nhau.

Trong chiến lược IDM 2.0, bao bì nâng cao đóng vai trò gì? Liệu các công nghệ đóng gói tiên tiến của Intel có được mở hoàn toàn cho các doanh nghiệp sản xuất chip trong tương lai không? Kế hoạch của Intel cho việc đóng gói nâng cao sau IDM 2.0 là gì?

Tôi tin rằng phần đầu tiên của câu hỏi liên quan đến vai trò của bao bì nâng cao trong IDM 2.0 là nó sẽ đóng một vai trò rất quan trọng vì đây là yếu tố khác biệt quan trọng. Chúng tôi sẽ có nhiều khách hàng với các yêu cầu khác nhau và bao bì tiên tiến sẽ giúp chúng tôi tùy chỉnh theo các yêu cầu này, khiến nó trở thành một khía cạnh rất quan trọng. Có thể yên tâm rằng khách hàng của các xưởng đúc của Intel sẽ có thể sử dụng các công nghệ tiên tiến của chúng tôi. Chúng tôi sẽ cung cấp các công nghệ đóng gói tiên tiến đã được phát triển, bao gồm 2D, 2.5D và 3D, đồng thời cung cấp các công nghệ này cho khách hàng xưởng đúc của chúng tôi để đáp ứng nhu cầu riêng của họ. Việc có được những công nghệ này là rất quan trọng để khách hàng có thể đáp ứng các yêu cầu sản phẩm cụ thể của họ và những công nghệ này cũng có thể được mở rộng để đáp ứng các yêu cầu cấp cao hơn.

Trên thị trường đóng gói dạng quạt hiện nay, có hai tuyến kỹ thuật là FOWLP và FOPLP. Chúng ta đều biết rằng Samsung đang phát triển FOPLP. Tôi muốn biết liệu Intel có kế hoạch nào cho lộ trình FOPLP không?

Tôi muốn nói rằng đó là vì số lượng thúc đẩy nhu cầu. Câu hỏi của bạn là liệu có bao bì ở cấp độ wafer và ở cấp độ bảng điều khiển hay không và liệu Intel có kế hoạch chuyển sang đóng gói ở cấp độ bảng điều khiển hay không. Intel đã tích cực tham gia vào kế hoạch đóng gói Fan-Out trong nhiều năm và chúng tôi sẽ tiếp tục đánh giá xem liệu nhu cầu có thúc đẩy chúng tôi xem xét việc đóng gói kiểu FOPLP hay không. Intel hiện có khả năng thực hiện việc này và điều này chủ yếu phụ thuộc vào việc liệu điều kiện thị trường có muốn chúng tôi chuyển từ tấm bán dẫn sang tấm nền hay không. Đây là câu hỏi chúng ta phải trả lời và tôi tin rằng những câu hỏi như vậy sẽ tiếp tục nảy sinh. Chúng tôi sẽ tiếp tục tích cực nghiên cứu và phát triển trong lĩnh vực này và điều quan trọng là phải thúc đẩy cải tiến kích thước tính năng trong bất kỳ loại công nghệ đóng gói nào, cho dù nó được thực hiện trên tấm wafer hay tấm; Tôi tin rằng thị trường sẽ đưa ra quyết định cho chúng tôi.

Định luật Moores đang dần mờ nhạt, và công nghệ đóng gói SiP được đề xuất như một bước đột phá mới trong lĩnh vực đóng gói bán dẫn. CPU và FPGA trong máy chủ cũng yêu cầu SiP cao cấp. Intel xem công nghệ đóng gói SiP như thế nào? Intel sẽ bố trí trong lĩnh vực này? Hơn nữa, liệu các công nghệ EMIB, CO-EMIB và Foveros của Intel có thể được coi là công nghệ đóng gói cấp hệ thống không?

Tôi tin rằng việc tích hợp hệ thống trong gói (SiP) chắc chắn sẽ tiếp tục. Công nghệ SiP bao gồm các kiến ​​trúc 2D, 2.5D và 3D. Đôi khi mọi người nghĩ rằng việc đóng gói ở cấp độ hệ thống là một phần của quá trình tích hợp không đồng nhất 3D, nhưng trên thực tế, không chỉ có vậy. Đóng gói ở cấp độ hệ thống nhấn mạnh tính hiệu quả của hệ thống. Các công nghệ EMIB, CO-EMIB và Foveros đều góp phần hình thành nên một phần của bao bì cấp hệ thống. Đóng gói ở cấp độ hệ thống nhấn mạnh việc triển khai hệ thống trong gói. Khi tạo mô-đun Curie, chúng tôi triển khai hệ thống trong gói. Tích hợp hệ thống trong gói có thể bao gồm nhiều thứ khác nhau và hoàn thiện chức năng của hệ thống. Rõ ràng, 2D, 2.5D và 3D đều là những phương pháp triển khai tiềm năng cho việc đóng gói ở cấp hệ thống.

Khi nói đến cách bố trí bao bì tiên tiến, các xưởng đúc wafer, IDM, công ty fabless, nhà cung cấp công cụ EDA, v.v., đều đã tham gia. Liệu có sự khác biệt đáng kể trong cách hiểu về "bao bì tiên tiến" giữa các loại công ty khác nhau này không? Có ranh giới rõ ràng giữa bao bì tiên tiến và bao bì truyền thống không?

Từ bao bì truyền thống đến bao bì tiên tiến, liệu nó có tính liên tục hay có ranh giới rõ ràng? Tôi tin rằng thuật ngữ "bao bì tiên tiến" biểu thị rằng đó là sự phát triển liên tục của tiến bộ công nghệ. Tôi không chắc liệu có sự phân biệt rõ ràng giữa bao bì tiên tiến và bao bì truyền thống hay không. Lý do có thuật ngữ bao bì tiên tiến là vì chúng ta cần xếp các chip và kết nối chúng với nhau, đây là một yêu cầu mới đối với các công cụ EDA, thay vì đặt chip theo cách truyền thống trên bao bì hữu cơ, vốn là điều mà các công cụ EDA truyền thống cần xử lý. Bây giờ chúng tôi có các lớp bổ sung, kích thước 3D bổ sung và chúng tôi cần tối ưu hóa trên cơ sở này. Chúng tôi phải đối mặt với thực tế là khi bao bì tiên tiến tiếp tục phát triển, các công cụ EDA của chúng tôi sẽ trở nên phức tạp hơn và yêu cầu toàn bộ hệ sinh thái kết hợp mọi thứ lại với nhau và tối ưu hóa cũng như mang lại cho chúng tôi hiệu suất tốt hơn.

Trong cuốn sách mới "Các hệ thống vi mô dựa trên Công nghệ SiP", tôi đề xuất một khái niệm mới: Luật Mật độ Chức năng, đánh giá sự phát triển của các hệ thống điện tử dựa trên số lượng đơn vị chức năng (Đơn vị chức năng) trên mỗi đơn vị khối lượng. Nó chuyển tiêu chuẩn phán đoán từ định luật Moore trên mặt phẳng wafer sang không gian của các hệ thống điện tử, đánh giá mức độ tích hợp của các hệ thống điện tử từ góc độ ba chiều. Bạn xem điều này như thế nào?

Nếu bạn đang hỏi về khái niệm đo lường mức độ tích hợp của hệ thống điện tử từ góc độ 3D, tôi nghĩ đây là một cách rất tốt để định lượng khái niệm mà bạn đã cung cấp. Tôi tin rằng cơ hội của chúng tôi nằm ở việc cung cấp nhiều chức năng hơn trên mỗi milimét khối cho các kỹ sư và công nghệ mới. Vì vậy, tôi thực sự thích khái niệm đề xuất của bạn. Chúng ta biết có không gian ba chiều và chúng ta có thể bắt đầu khám phá nhiều hơn trong không gian ba chiều. Tôi nghĩ đây là một cách suy nghĩ và tôi thực sự đánh giá cao kiểu suy nghĩ này.

Chức năng chính của bao bì truyền thống là bảo vệ chip, mở rộng quy mô và kết nối điện. Ngoài ra, bao bì tiên tiến còn bổ sung thêm một số chức năng và tính năng. Tôi hiểu rằng việc tăng mật độ chức năng, rút ​​ngắn thời gian kết nối và tiến hành tái cấu trúc hệ thống là ba tính năng mới quan trọng của bao bì tiên tiến. Bạn xem điều này như thế nào?

Tôi hiểu những điểm bạn đề cập và điều tôi quan tâm là thuật ngữ "tái cấu trúc hệ thống" nghĩa là gì. Trong thời đại không đồng nhất này, khi chúng ta áp dụng các luồng quy trình khác nhau và kết hợp lại các chip, việc tái cấu trúc hệ thống đề cập đến cách kết hợp lại các chip để giảm thiểu chi phí diện tích, tiêu thụ điện năng và đạt được hiệu suất nhiệt tốt. Do đó, tôi hiểu rằng tái cấu trúc hệ thống có nghĩa là làm thế nào để kết hợp lại các chip và đạt được hiệu suất tối ưu, chi phí sử dụng diện tích tối thiểu và mức tiêu thụ điện năng thấp. Thông qua việc tái cấu trúc hệ thống, chúng tôi có thể kết hợp lại các chip từ các nút quy trình khác nhau tốt hơn, giảm thiểu chi phí cần thiết và đạt được nhiều chức năng hơn trên mỗi milimét khối.

Khi nói về tính toán không đồng nhất, chúng ta đang đề cập đến sự khác biệt của CPU, GPU, FPGA và các kiến ​​trúc khác hay chúng ta đang đề cập đến việc sử dụng tích hợp không đồng nhất để hình thành nên bao bì tiên tiến?

Tôi không chắc mình có thể phân biệt rõ ràng hay không. Chính vì chúng tôi đang kết hợp các nút quy trình khác nhau này để thúc đẩy sự thống nhất liên tục này nên chúng tôi gọi nó là đóng gói. Vì vậy, chúng ở cùng nhau và chúng ta chưa thực sự tách chúng ra. Để đạt được điều này, tất cả các hoạt động cộng tác và tối ưu hóa quy trình khác nhau này đang thúc đẩy quá trình đóng gói tiên tiến của chúng tôi và tạo ra sự tích hợp không đồng nhất này.

Công nghệ Liên kết lai của Intel và các công nghệ đóng gói tích hợp tiên tiến khác hiện có hạn chế không? Những vấn đề này sẽ được giải quyết như thế nào trong tương lai?

Có nhiều cách khác nhau để tiến hành Liên kết lai, bao gồm WoW giữa wafer với wafer và CoW từ chip đến wafer. Nhìn chung, ngành công nghiệp vẫn đang nỗ lực cải thiện sự trưởng thành của công nghệ cho sản xuất hàng loạt. Cần có những nỗ lực của ngành để thúc đẩy Liên kết lai giữa chip và wafer nhằm đạt được sản xuất hàng loạt. Đây là giai đoạn mà ngành công nghiệp của chúng ta đang ở. Một khía cạnh quan trọng khác là sự sạch sẽ. Không còn nghi ngờ gì nữa, Liên kết lai là một công nghệ vật lý và trong quá trình liên kết phải duy trì độ sạch cao. Chúng tôi đang thực hiện việc này ở nhiệt độ phòng, đây là một lợi thế của Liên kết lai. Tuy nhiên, nó phải được giữ rất, rất sạch, khác với độ sạch cần có trong bao bì truyền thống. Phải chú ý đến vấn đề vệ sinh khi áp dụng các công nghệ đóng gói tiên tiến này.

Bạn có tin rằng các tình huống đóng gói mới sẽ xuất hiện trong tương lai không?

Tôi nghĩ rằng nó sẽ là sự tích hợp cực kỳ không đồng nhất. Tôi tin rằng các công nghệ đóng gói tiên tiến sẽ tiếp tục giảm thiểu kích thước tính năng. Như tôi đã mô tả trước đó, việc tập hợp các IP độc lập nhỏ lại với nhau dưới dạng chiplets là hướng phát triển bao bì tiên tiến. Tích hợp cực kỳ không đồng nhất là xu hướng tương lai của công nghệ đóng gói tiên tiến.

Trong kết luận,

Thông qua trao đổi và trao đổi chuyên sâu với Intel Academician Johanna Swan, chúng tôi có thể rút ra những kết luận sau:

Trong tương lai của bao bì tiên tiến, mật độ kết nối sẽ tăng lên, khoảng cách giữa các phần nhô ra của các giao diện kết nối sẽ giảm xuống dưới 10um và số lượng phần nhô ra trên mỗi milimet vuông sẽ vượt quá 10,000.

Công nghệ liên kết lai được sử dụng rộng rãi trong bao bì tiên tiến mật độ cao. Trong Liên kết lai, không có phần nhô ra và ngoài liên kết kim loại, các phần tử silicon liên kết với nhau. Không có khoảng trống giữa các chip silicon và không cần đổ keo. Nó cũng có hiệu suất tản nhiệt tốt hơn vì bản thân silicon là chất dẫn nhiệt tốt. Ngoài ra, công nghệ Liên kết lai của Intel và công nghệ TSMC-SoIC có những điểm tương đồng đáng kinh ngạc.

Từ lộ trình công nghệ của Intel, chúng ta có thể thấy rằng bao bì tiên tiến sẽ không chỉ hướng tới mật độ cao hơn mà còn tập trung vào tính linh hoạt của việc tích hợp. Co-EMIB và ODI thể hiện đặc điểm này.

Từ SoC đến SiP rồi đến chiplets, tích hợp điện tử ngày càng tập trung vào hiệu quả cao, tỷ lệ lỗi thấp và khả năng tái sử dụng cao.

Việc Intel theo đuổi việc tối đa hóa chức năng trên mỗi milimét khối phù hợp với khái niệm được mô tả là Luật Mật độ Chức năng trong cuốn sách mới của tôi, vốn đánh giá số lượng chức năng trên mỗi đơn vị khối lượng. Sự giống nhau này khẳng định tính đúng đắn của Luật Mật độ Hàm.

Sản xuất mạch tích hợp và thử nghiệm đóng gói đang dần hợp nhất, bao gồm cả khía cạnh sản xuất và thiết kế, mang đến những thách thức và nhiều cơ hội hợp tác hơn.

Sự tích hợp cực kỳ không đồng nhất vẫn là định hướng và xu hướng tương lai của bao bì tiên tiến.

Cuối cùng, thay mặt cho bản thân và độc giả, tôi bày tỏ lòng biết ơn tới Intel và Viện sĩ Swan! Hi vọng sau này sẽ có cơ hội giao lưu và học hỏi thêm.