Vervolg van "Alles over Intel's geavanceerde verpakkingstechnologie (deel I)" 

Vervolgens zal ik de inhoud delen op de schaalbaarheidsas (Z), die wordt weergegeven door de Z-as in figuur 1. Co-EMIB-technologie bevindt zich in dit kwadrant. Co-EMIB-technologie combineert 2D- en 3D-technologieën met behulp van een combinatie van EMIB en Foveros om schaalbaarheid te bereiken. Met Co-EMIB kunnen we meer dan 40 chips in één pakket plaatsen.

De Co-EMIB-architectuur is gebaseerd op verbindingen met hoge dichtheid tussen begeleidende chips en gestapelde chips, waardoor een breder scala aan interconnectiviteit mogelijk wordt. Onderstaande figuur laat zien dat HBM samen met Foveros geplaatst kan worden of dat er verschillende begeleidende fiches kunnen zijn.

Dit is erg nuttig voor ons omdat het het aantal TSV's op de onderste chip kan verminderen, waardoor we de bovenste chip rechtstreeks van stroom kunnen voorzien. Dit is opnieuw een optimalisatie die uitgebreid maatwerk voor klanten mogelijk maakt door de toevoeging van ODI-technologie. Hierboven vindt u het onderzoeks- en ontwikkelingsplan en de nieuwste onderzoeksresultaten op het gebied van geavanceerde verpakkingen, gedeeld door Intel.

Hartelijk dank voor het prachtige delen van academicus Johanna Swan. Persoonlijk voel ik mij zeer geprofiteerd, en ik denk dat de lezers een soortgelijke ervaring zullen hebben. Door het delen van technologie van Intel heb ik een dieper inzicht gekregen in technologieën zoals EMIB, Foveros, Chiplet, Co-EMIB en ODI, en heb ik verder geleerd over hybride bonding- en zelfassemblagetechnologieën. Vervolgens zou ik academicus Swan willen vragen naar enkele actuele onderwerpen.

Chiplets, ook wel tegels genoemd, zijn belangrijk voor het verpakken van onderlinge verbindingen, omdat ze ons in staat stellen kleine, onafhankelijke IP's te verkrijgen. Zodra we onafhankelijke IP's hebben, kunnen we deze in veel producten mengen met een zeer hoge herbruikbaarheid. We kunnen producten die in verpakkingen zijn geïntegreerd, diepgaand aanpassen aan onze behoeften. Ik geloof dat maatwerk de echte reden is voor het bereiken van de volgende fase van heterogene integratie. Daarom kan het verkrijgen van IP's van verschillende procesknooppunten en het heterogeen integreren ervan in verschillende processen of knooppunten diepgaande maatwerk voor klanten mogelijk maken.

Momenteel is de verbindingsmethode van wafer tot wafer (WoW) in ontwikkeling. Hoe positioneert Intel zichzelf in deze bondingmethode?

Wafer-to-wafer (WoW)-bindingstechnologie is inderdaad in ontwikkeling. Bij het overwegen van de onderlinge verbinding van producten zijn er momenteel twee methoden: wafer-to-wafer (WoW) en chip-to-wafer (CoW) bindingstechnologieën. Ik geloof dat zowel wafer-to-wafer (WoW) als chip-to-wafer (CoW) bindingstechnologieën belangrijk zijn, afhankelijk van uw product. Voor het stapelen van geheugen zien we bijvoorbeeld dat spelers uit de industrie vandaag de dag wafer-to-wafer bonding gebruiken. De industrie werkt ook aan chip-naar-wafer-binding, wat een aantal unieke uitdagingen met zich meebrengt die verschillen van die van wafer-naar-wafer, maar beide zijn belangrijk. Bovendien kan de Hybrid Bonding-technologie worden toegepast op zowel wafer-to-wafer (WoW) als chip-to-wafer (CoW) bondingtechnologieën.

Waar staan ​​de 2.5D- en 3D-integratietechnologieën momenteel? De markt presenteert momenteel een combinatie van 2.5D- en 3D-verpakkingen. Hoe ziet Intel deze trend?

2.5D- en 3D-integratietechnologieën ontwikkelen zich snel en ik geloof dat deze trend zich zal voortzetten. Bovendien zijn de kansen en differentiatievoordelen die deze trend aan producten biedt van cruciaal belang. Intel's Co-EMIB is een technologie vergelijkbaar met de combinatie van 2.5D en 3D, die producten als Intel's Ponte Vecchio mogelijk maakt. Uiteindelijk is het onze kans om de meeste eenheden per kubieke millimeter te leveren en de meeste functionaliteit per kubieke millimeter te bereiken. Geavanceerde verpakkingen zullen steeds verder worden geminiaturiseerd en kleiner worden, zodat we de maximale functionaliteit per kubieke millimeter kunnen bereiken.

Er zijn ook veel halfgeleiderverpakkings- en testbedrijven in China, en hun marktaandeel groeit geleidelijk. Het niveau van de technologische vooruitgang bereikt momenteel echter niet het niveau van Intel en Samsung. Wat is de reden voor Intel's leidende positie op het gebied van verpakkings- en testtechnologie? Hoe denkt u dat het Chinese onderzoek en de ontwikkeling van verpakkings- en testtechnologie verbeterd kunnen worden?

Over het algemeen is de klant de sleutel tot het herkennen van de differentiatiefactor in verpakkingen. We hebben er altijd naar gestreefd onze klanten van dienst te zijn en hen unieke oplossingen te bieden, wat ook de drijvende kracht is achter de geavanceerde verpakkingstechnologieën waarop we ons concentreren. Ik geloof dus dat de kans ligt in het feit dat terwijl we onze klanten blijven bedienen, hun productbehoeften ook evolueren, wat de echte reden is die de noodzaak van een transformatie op het gebied van verpakkingen drijft. Ik geloof dat het antwoord op deze vraag is dat technologie zal komen, en dat deze technologische vooruitgang zal verschijnen naarmate de gedifferentieerde behoeften van onze klanten evolueren. Daarom zal het benutten van deze kans gunstig zijn voor het verbeteren van onderzoek en ontwikkeling op het gebied van verpakkings- en testtechnologie.

In het verleden waren halfgeleiderproductiebedrijven en halfgeleiderverpakkingen gescheiden. Nu proberen veel chipfabrieken technologieën voor het verpakken en testen van halfgeleiders te ontwikkelen. Daarom zou ik graag uw voorspellingen willen weten over de toekomstige trends op het gebied van de productie van halfgeleiders en het testen van halfgeleiderverpakkingen. Zullen ze samensmelten of zich ontwikkelen tot een naast elkaar bestaande modus?

Dit is een hele goede vraag! Dit is precies wat geavanceerde verpakkingen zo spannend maakt. Want als we het hebben over 10 micron hybride bonding, zien we dat deze twee werelden samensmelten. Ik ben begonnen met het bestuderen van de kenmerken van de metaallagen die we gebruiken, met kenmerkgroottes van minder dan 10 micron, bijvoorbeeld 4 micron. Nu zijn de featuregroottes voor metalen verbindingen op wafers en de featuregroottes die we creëren bij het samenstellen van deze chips als onderdeel van de verpakking behoorlijk consistent. Chipproductie en verpakkingstests gaan dus samensmelten, omdat de procesgroottes vergelijkbaar zijn, wat een zeer belangrijke en interessante plek voor innovatie is geworden. Traditionele wafelfabrieken maken gebruik van verpakkings- en testtechnologieën en creëren een geheel nieuw gebied op het gebied van geavanceerde verpakkingen. Ik geloof dat de productie van halfgeleiders en het testen van verpakkingen geleidelijk samen zullen komen.

Welke rol speelt geavanceerde verpakking in de IDM 2.0-strategie? Zullen de geavanceerde verpakkingstechnologieën van Intel volledig worden opengesteld voor toekomstige gieterijbedrijven? Wat zijn Intel's plannen voor geavanceerde verpakkingen na IDM 2.0?

Ik geloof dat het eerste deel van de vraag met betrekking tot de rol van geavanceerde verpakkingen in IDM 2.0 is dat deze een zeer belangrijke rol zullen spelen omdat het een cruciale onderscheidende factor is. We zullen veel klanten hebben met verschillende eisen, en geavanceerde verpakkingen zullen ons helpen om aan deze eisen te voldoen, waardoor dit een zeer cruciaal aspect wordt. We kunnen er zeker van zijn dat klanten van Intel's gieterijen gebruik zullen kunnen maken van onze geavanceerde technologieën. We zullen geavanceerde verpakkingstechnologieën aanbieden die al zijn ontwikkeld, waaronder 2D, 2.5D en 3D, en deze technologieën aan onze gieterijklanten leveren om aan hun unieke behoeften te voldoen. Het verkrijgen van deze technologieën is erg belangrijk voor klanten om aan hun specifieke productvereisten te voldoen, en deze technologieën kunnen ook worden uitgebreid om aan hogere eisen te voldoen.

In de huidige markt voor fan-outverpakkingen zijn er twee technische routes, namelijk FOWLP en FOPLP. We weten allemaal dat Samsung FOPLP ontwikkelt. Ik zou graag willen weten of Intel plannen heeft voor de FOPLP-route?

Ik wil zeggen dat dit komt omdat kwantiteit de vraag stimuleert. Uw vraag is of er sprake is van verpakkingen op waferniveau en verpakkingen op paneelniveau, en of Intel van plan is over te stappen op verpakkingen op paneelniveau. Intel is al vele jaren actief betrokken bij het Fan-Out-verpakkingsplan en we zullen blijven evalueren of de vraag ons ertoe zal aanzetten om verpakkingen van het FOPLP-type te overwegen. Intel heeft momenteel de mogelijkheid om dit te doen, en het hangt vooral af van de vraag of de marktomstandigheden willen dat we overstappen van wafers naar panelen. Dit is een vraag die we moeten beantwoorden, en ik denk dat dergelijke vragen zich zullen blijven voordoen. We zullen actief blijven onderzoeken en ontwikkelen op dit gebied, en het is belangrijk om aan te dringen op verbeteringen in de grootte van de kenmerken in elk type verpakkingstechnologie, of dit nu op wafers of panelen wordt gedaan; Ik geloof dat de markt de beslissing voor ons zal nemen.

De wet van Moore is geleidelijk aan het vervagen en de SiP-verpakkingstechnologie wordt voorgesteld als een nieuwe doorbraak op het gebied van halfgeleiderverpakkingen. CPU's en FPGA's in servers vereisen ook high-end SiP. Hoe kijkt Intel naar SiP-verpakkingstechnologie? Zal Intel op dit gebied een stap verder gaan? Kunnen de EMIB-, CO-EMIB- en Foveros-technologieën van Intel bovendien worden beschouwd als verpakkingstechnologieën op systeemniveau?

Ik geloof dat de system-in-package (SiP)-integratie zeker zal doorgaan. SiP-technologie omvat de architecturen van 2D, 2.5D en 3D. Soms denken mensen dat verpakkingen op systeemniveau deel uitmaken van heterogene 3D-integratie, maar in werkelijkheid is dat niet alleen het geval. Verpakkingen op systeemniveau benadrukken de effectiviteit van het systeem. EMIB-, CO-EMIB- en Foveros-technologieën dragen allemaal bij aan het deel uitmaken van de verpakking op systeemniveau. Verpakking op systeemniveau benadrukt de implementatie van het systeem binnen het pakket. Wanneer we Curie-modules maken, implementeren we het systeem binnen het pakket. Systeem-in-pakket-integratie kan veel verschillende dingen omvatten en de functionaliteit van het systeem compleet maken. Het is duidelijk dat 2D, 2.5D en 3D allemaal potentiële implementatiemethoden zijn voor verpakkingen op systeemniveau.

Als het gaat om de lay-out van geavanceerde verpakkingen, hebben wafergieterijen, IDM's, fabless-bedrijven, leveranciers van EDA-gereedschappen, enz. zich allemaal aangesloten. Zullen er significante verschillen zijn in het begrip van "geavanceerde verpakkingen" tussen deze verschillende soorten bedrijven? Is er een duidelijke grens tussen geavanceerde verpakkingen en traditionele verpakkingen?

Van traditionele verpakkingen tot geavanceerde verpakkingen: is het een continuüm of is er een duidelijke grens? Ik geloof dat de term 'geavanceerde verpakking' betekent dat het een continuüm van technologische vooruitgang is. Ik weet niet zeker of er een duidelijk onderscheid bestaat tussen geavanceerde verpakkingen en traditionele verpakkingen. De reden waarom er de term geavanceerde verpakkingen bestaat, is dat we chips moeten stapelen en met elkaar moeten verbinden, wat een nieuwe vereiste is voor EDA-tools, in plaats van het traditioneel plaatsen van chips op biologische verpakkingen, wat traditionele EDA-tools moeten doen. Nu hebben we extra lagen, een extra 3D-dimensie, en op deze basis moeten we optimaliseren. We worden geconfronteerd met het feit dat naarmate geavanceerde verpakkingen zich blijven ontwikkelen, onze EDA-tools complexer zullen worden en het hele ecosysteem nodig hebben om alles samen te brengen en te optimaliseren, en ons betere prestaties te leveren.

In mijn nieuwe boek "Microsystemen gebaseerd op SiP-technologie" stel ik een nieuw concept voor: de Functiedichtheidswet, die de ontwikkeling van elektronische systemen evalueert op basis van het aantal functionele eenheden (Function UNITs) per volume-eenheid. Het verschuift de beoordelingsnorm van de wet van Moore op het wafervlak naar de ruimte van elektronische systemen, waarbij de mate van integratie van elektronische systemen wordt geëvalueerd vanuit een driedimensionaal perspectief. Hoe bekijk jij dit?

Als je vraagt ​​naar het concept van het meten van het integratieniveau van elektronische systemen vanuit een 3D-perspectief, denk ik dat dit een zeer goede manier is om het concept dat je hebt aangedragen te kwantificeren. Ik geloof dat onze kans ligt in het bieden van meer functionaliteit per kubieke millimeter aan ingenieurs en nieuwe technologieën. Dus ik vind je voorgestelde concept erg leuk. We weten dat er een driedimensionale ruimte is, en we kunnen meer gaan verkennen in de driedimensionale ruimte. Ik denk dat dit een manier van denken is, en ik waardeer dit soort denken enorm.

De belangrijkste functies van traditionele verpakkingen zijn chipbescherming, schaalvergroting en elektrische aansluiting. Bovendien voegt een geavanceerde verpakking een aantal functies en features toe. Ik heb begrepen dat het vergroten van de functiedichtheid, het verkorten van de lengte van de verbindingen en het uitvoeren van systeemherstructureringen drie belangrijke nieuwe kenmerken van geavanceerde verpakkingen zijn. Hoe bekijk jij dit?

Ik begrijp de punten die u noemde, en wat mij interesseert is wat de term 'systeemherstructurering' betekent. In dit tijdperk van heterogeniteit, waarin we verschillende processtromen adopteren en chips opnieuw combineren, verwijst systeemherstructurering naar de manier waarop we chips opnieuw kunnen combineren om de overhead en het energieverbruik te minimaliseren en goede thermische prestaties te bereiken. Daarom begrijp ik dat systeemherstructurering betekent hoe je chips opnieuw combineert en optimale prestaties, minimale overhead en een laag stroomverbruik verkrijgt. Door systeemherstructurering kunnen we chips uit verschillende procesknooppunten beter recombineren, waardoor de benodigde overhead wordt geminimaliseerd en meer functionaliteit per kubieke millimeter wordt bereikt.

Als we het hebben over heterogeen computergebruik, hebben we het dan over de differentiatie van CPU, GPU, FPGA en andere architecturen, of hebben we het over het gebruik van heterogene integratie om geavanceerde verpakkingen te vormen?

Ik weet niet zeker of ik een duidelijk onderscheid kan maken. Juist omdat we deze verschillende procesknooppunten combineren om deze continue eenheid te bewerkstelligen, noemen we het packing. Daarom zijn ze samen, en we hebben ze niet echt ontkoppeld. Om dit te bereiken drijven al deze verschillende procesoptimalisaties en samenwerkingen onze geavanceerde verpakkingen aan en creëren deze heterogene integratie.

Hebben Intel's Hybrid Bonding-technologie en andere geavanceerde geïntegreerde verpakkingstechnologieën momenteel beperkingen? Hoe zullen deze in de toekomst worden aangepakt?

Er zijn verschillende manieren om Hybrid Bonding uit te voeren, waaronder wafer-to-wafer WoW en chip-to-wafer CoW. Over het geheel genomen werkt de industrie nog steeds aan het verbeteren van de volwassenheid van de technologie voor massaproductie. Er zijn inspanningen van de industrie nodig om chip-naar-wafer hybride binding te stimuleren en massaproductie te realiseren. Dit is de fase waarin onze sector zich bevindt. Een ander belangrijk aspect is netheid. Ongetwijfeld is Hybrid Bonding een fysieke technologie en tijdens het lijmproces moet een hoge mate van zuiverheid worden gehandhaafd. Dit doen we bij kamertemperatuur, wat een voordeel is van Hybrid Bonding. Het moet echter heel erg schoon worden gehouden, wat anders is dan de reinheid die vereist is bij traditionele verpakkingen. Bij de toepassing van deze geavanceerde verpakkingstechnologieën moet aandacht worden besteed aan reinheidskwesties.

Gelooft u dat er in de toekomst nieuwe verpakkingssituaties zullen ontstaan?

Ik denk dat het een extreem heterogene integratie zal zijn. Ik geloof dat geavanceerde verpakkingstechnologieën de featuregroottes zullen blijven minimaliseren. Zoals ik eerder heb beschreven, is het samenbrengen van kleine onafhankelijke IP's in de vorm van chiplets de richting van geavanceerde verpakkingsontwikkeling. Extreem heterogene integratie is de toekomstige trend van geavanceerde verpakkingstechnologieën.

Concluderend

Door diepgaande communicatie en uitwisseling met Intel-academicus Johanna Swan kunnen we de volgende conclusies trekken:

In de toekomst van geavanceerde verpakkingen zal de dichtheid van onderlinge verbindingen toenemen, zal de afstand tussen uitsteeksels voor onderling verbonden interfaces krimpen tot onder de 10 µm, en zal het aantal uitsteeksels per vierkante millimeter de 10,000 overschrijden.

Hybrid Bonding-technologie wordt veel gebruikt in geavanceerde verpakkingen met hoge dichtheid. Bij Hybrid Bonding zijn er geen uitsteeksels en naast metaalbinding hechten siliciumlichamen zich aan elkaar. Er zijn geen gaten tussen de siliciumchips en er is geen opvullijm nodig. Het heeft ook betere warmteafvoerprestaties omdat silicium zelf een goede thermische geleider is. Bovendien vertonen Intel's Hybrid Bonding-technologie en TSMC-SoIC-technologie opvallende overeenkomsten.

Uit de technologische roadmap van Intel kunnen we zien dat geavanceerde verpakkingen niet alleen naar een hogere dichtheid zullen evolueren, maar zich ook zullen richten op de flexibiliteit van integratie. Co-EMIB en ODI belichamen dit kenmerk.

Van SoC tot SiP en vervolgens tot chiplets, elektronische integratie richt zich steeds meer op hoge efficiëntie, lage defectpercentages en hoge herbruikbaarheid.

Intel's streven naar het maximaliseren van de functionaliteit per kubieke millimeter komt overeen met het concept dat in mijn nieuwe boek wordt beschreven als de Functiedichtheidswet, die de hoeveelheid functionaliteit per volume-eenheid evalueert. Deze gelijkenis bevestigt de juistheid van de functiedichtheidswet.

De productie van geïntegreerde schakelingen en het testen van verpakkingen smelten geleidelijk samen, waarbij zowel productie- als ontwerpaspecten worden meegenomen, wat uitdagingen en meer mogelijkheden voor samenwerking met zich meebrengt.

Extreme heterogene integratie blijft de richting en toekomstige trend van geavanceerde verpakkingen.

Ten slotte spreek ik namens mijzelf en de lezers mijn dank uit aan Intel en academicus Swan! Ik hoop in de toekomst de kans te krijgen om verder te communiceren en te leren.