Teknologi Pensuisan Voltan Sifar (ZVS) / Pensuisan Arus Sifar (ZCS), juga dikenali sebagai teknologi pensuisan lembut, boleh meningkatkan kecekapan bekalan kuasa pensuisan lembut kuasa rendah sehingga 80% hingga 85%. Pada tahun 1970-an, bekalan kuasa pensuisan resonan meletakkan asas bagi teknologi pensuisan lembut.

 
Pengenalan Asas

Bekalan kuasa mod suis PWM beroperasi dalam mod pensuisan keras, di mana bentuk gelombang voltan dan arus bertindih semasa proses hidup/mati, mengakibatkan kehilangan pensuisan yang besar. Walaupun operasi frekuensi tinggi boleh mengurangkan saiz dan berat, kehilangan pensuisan meningkat. Oleh itu, adalah perlu untuk mengkaji teknologi di mana bentuk gelombang voltan/arus tidak bertindih semasa pensuisan, yang dipanggil teknologi ZVS/ZCS atau teknologi pensuisan lembut. Kecekapan bekalan kuasa suis lembut kuasa rendah boleh dipertingkatkan kepada 80% hingga 85%. Bekalan kuasa pensuisan resonan pada tahun 1970-an meletakkan asas bagi teknologi pensuisan lembut. Sejak itu, teknologi pensuisan lembut baharu telah muncul, seperti kuasi-resonan (pada pertengahan 1980-an), ZVS-PWM anjakan fasa jambatan penuh, ZVS-PWM/ZCS-PWM frekuensi malar (pada akhir 1980-an) , Pengapit aktif ZVS-PWM, ZVT-PWM/ZCT-PWM (pada awal 1990-an), ZV-ZCS-PWM anjakan jambatan penuh (pada pertengahan 1990-an), dsb. China telah menggunakan peranti lembut terkini menukar teknologi kepada bekalan kuasa komunikasi 6kW dengan kecekapan 98%.

 
Aplikasi Teknologi

 
Keperluan utama untuk pengawal selia buck biasanya saiz dan kecekapan. Oleh kerana kawasan papan litar bercetak adalah berharga, tiada pereka yang mahu memperuntukkan ruang tambahan kepada penyelesaian reka bentuk kuasa. Di samping itu, apabila mikropengawal dan pemproses isyarat digital (DSP) terus berkembang, penyelesaian reka bentuk papan litar juga terus ditingkatkan. Walaupun kuasa telah meningkat, saiz produk tidak boleh meningkat. Oleh itu, pengawal selia berketumpatan tinggi telah dibangunkan dengan penambahbaikan penyepaduan IC terkini, teknologi MOSFET dan proses pembungkusan. Walaupun begitu, pengawal selia ini masih tidak dapat memenuhi keperluan aplikasi sistem baharu, terutamanya apabila ketumpatan kuasa dalam sistem terus meningkat. Sebab utama ialah kehilangan penukaran menghalang prestasi dalaman MOSFET pengawal selia. Jika masalah kerugian ini tidak diselesaikan secara asas, hanya peningkatan prestasi kecil boleh dijangkakan.

 
Sebab pemilihan

Punca utama kehilangan penukaran adalah: pertama, pensuisan keras. Pada masa ini, kebanyakan topologi pengawal selia buck tidak terpencil mempunyai kerugian pensuisan yang tinggi. Sebabnya ialah semasa tempoh hidup/mati, MOSFET pada masa yang sama menanggung tekanan arus tinggi dan voltan tinggi. Apabila frekuensi pensuisan dan voltan input meningkat, kerugian ini juga meningkat, mengehadkan kekerapan operasi maksimum, kecekapan, dan ketumpatan kuasa yang boleh dicapai. Kedua, kerugian pemacu pintu. Oleh kerana caj Miller dalam litar pemacu get mempunyai penggunaan kuasa yang tinggi, kehilangan pemacu get topologi pensuisan keras juga tinggi. Ketiga, pengaliran diod badan. Apabila MOSFET sebelah tinggi dihidupkan dan dimatikan, arus berdenyut tinggi mengalir melalui diod badan MOSFET sebelah rendah. Semakin lama masa pengaliran diod badan, semakin tinggi kehilangan pemulihan terbalik dan kehilangan pengaliran diod badan. Pengaliran diod badan juga boleh menyebabkan overshoot dan deringan yang merosakkan. Kehilangan pensuisan juga mengehadkan kekerapan pensuisan pengawal selia. Semakin tinggi frekuensi pensuisan, semakin lama masa pensuisan MOSFET, dan semakin besar kerugian. Jika suis tidak boleh bertukar pada frekuensi tinggi, penggunaan komponen pasif yang lebih kecil (perintang, kapasitor dan induktor) akan dihadkan, menjejaskan ketumpatan pengawal selia. Ramai pereka elektronik berharap untuk menggunakan ZVS pada titik beban.

Sebagai tindak balas kepada masalah ini, Picor telah memperkenalkan platform pengawal selia buck pensuisan berprestasi tinggi, sangat bersepadu, yang boleh beroperasi pada frekuensi tinggi, mengurangkan kehilangan pensuisan dan meningkatkan kecekapan.

I. Latar Belakang Aplikasi ZVS

Pensuisan Voltan Sifar (ZVS) merujuk kepada apabila tiub suis dimatikan, voltan pada kedua-dua hujung tiub suis sudah 0. Dengan cara ini, kehilangan pensuisan tiub suis dapat diminimumkan. Bekalan kuasa resonan yang biasa kami gunakan, seperti periuk induksi dan bekalan kuasa LLC, semuanya adalah bekalan kuasa resonan. Pengecas biasa ialah bekalan kuasa suis keras, yang mempunyai kerugian yang lebih tinggi daripada bekalan kuasa resonan ini. Oleh itu, ZVS boleh mencapai kecekapan yang sangat tinggi. Sebagai contoh, dalam periuk aruhan, apabila kita melaraskan kuasa ke tahap yang agak tinggi, ia akan terus panas; apabila kuasa dilaraskan ke tahap yang lebih rendah, ia mula panas sekejap-sekejap kerana ia tidak dapat mencapai keadaan resonans. Bekalan kuasa pensuisan keras seperti pengecas biasa kami sentiasa berayun secara berterusan tanpa mengira sama ada ia dimuatkan atau dipunggah. Walau bagaimanapun, ZVS mempunyai satu kelemahan, iaitu julat pelarasannya secara amnya sempit.

 
II. Prinsip Pensuisan Voltan Sifar (ZVS)

Rajah 2-1 Rajah Prinsip Pensuisan Voltan Sifar (Bekalan Kuasa DC)

Rajah 2-2 Bentuk Gelombang Pensuisan Voltan Sifar dan Bentuk Gelombangnya pada t2

Apabila kuasa digunakan, arus yang mengalir melalui L1 adalah sifar. Bekalan kuasa menghidupkan Q1 dan Q2 melalui R1 dan R2, dan arus melalui L1 secara beransur-ansur meningkat. Disebabkan oleh perbezaan ciri antara dua transistor pensuisan, arus yang mengalir ke Q1 dan Q2 akan berbeza. Dengan mengandaikan bahawa arus melalui Q1 lebih besar daripada Q2, voltan get Q1 akan lebih tinggi daripada Q2. Melalui diod D1 dan D2, voltan pada titik 'a' akan lebih rendah daripada voltan di titik 'c', menghasilkan voltan teraruh dengan 'b' positif dan 'a' negatif. Ini membentuk maklum balas positif melalui T1, menyebabkan Q1 dihidupkan dan Q2 dimatikan, melengkapkan proses permulaan.

(Selang masa t0~t1) Semasa keadaan mantap apabila Q1 mengalir, arus tempoh sebelumnya melalui T1 adalah dari 'a' ke 'c', dan voltan merentas C1 adalah sifar. Oleh kerana arus tidak boleh berubah secara mendadak, arus melalui T1 mengecas C1, secara beransur-ansur menghasilkan voltan merentasi C1 dengan 'a' negatif dan 'c' positif, membentuk bentuk gelombang sinusoidal yang semakin meningkat. Pada masa ini, voltan 'a' ditarik ke bawah kepada 0V oleh Q1, menyebabkan voltan pada titik 'c' meningkat secara sinusoid. Voltan get Q1 diapit oleh diod rujukan voltan D3, memastikan Q1 mengalir mengikut jam.

 
Rajah 2-3 (t0~t1) S1 Mengendalikan, T1 Mengecas C1

3. (Selang masa t1~t2) C1 mula menyahcas melalui T1 dari titik 'c' ke titik 'a', menyebabkan voltan merentasi C1, iaitu voltan pada titik 'c', menurun secara sinusoid. Pada masa yang sama, arus melalui T1 meningkat secara sinusoid dari titik 'c' ke titik 'a'.

Rajah 2-4 (t1~t2) Nyahcas belitan C1 ke T1, apabila voltan merentasi C1 adalah sekitar 0, Q1 dimatikan dan Q2 dihidupkan.

4. (Selang masa t2) Apabila C1 hampir dinyahcas, voltan pada titik 'c' turun kepada sekitar voltan ambang transistor MOS, yang menyebabkan Q1 memasuki kawasan amplifikasi melalui D2. Pada masa ini, arus nyahcas C1 melalui belitan T1 dari titik 'c' ke titik 'a' mencapai nilai maksimumnya. Pada masa yang sama, apabila Q1 memasuki kawasan amplifikasi, voltan pada titik 'a' secara beransur-ansur meningkat, dan Q2 juga memasuki kawasan amplifikasi melalui D1.

5. (Selang masa t2) C1 dinyahcas sepenuhnya, dan arus melalui belitan T1 dari titik 'c' ke titik 'a' mencapai nilai maksimumnya. Ia mula mengecas C1, menghasilkan voltan merentasi C1 dengan 'a' positif dan 'c' negatif, manakala voltan merentas C1 meningkat secara sinusoid. Pada masa ini, kedua-dua transistor MOS secara serentak memasuki kawasan amplifikasi.

6. (Rajah kanan) Disebabkan pengecasan berterusan C1 oleh T1, voltan merentasi C1 adalah positif pada titik 'a' dan negatif pada titik 'c'. Melalui dua diod, voltan get Q2 meningkat, dan voltan get Q1 secara beransur-ansur berkurangan, membentuk maklum balas positif. Akibatnya, Q2 dihidupkan dan Q1 dimatikan.

7. Proses pengaliran Q2 adalah serupa dengan Q1.

8. Nilai kearuhan L1 adalah lebih besar daripada T1, dan arus melalui L1 kekal secara relatif malar sepanjang keseluruhan kitaran ayunan. Semasa proses ayunan, L1 secara berterusan menambah tenaga kepada pengayun LC.

III. Pengiraan Pensuisan Voltan Sifar (ZVS).

1. Pengiraan Amplitud Bentuk Gelombang

Daripada graf bentuk gelombang, dapat dilihat bahawa bentuk gelombang pada titik 'b' L1 ialah nilai mutlak gelombang sinus (iaitu, voltan yang turun ke Vbm di bawah). Dengan menggunakan keadaan keadaan mantap di mana kamiran voltan merentasi induktor adalah sifar dan kamiran semasa merentasi kapasitor ialah sifar, amplitud voltan pada titik 'b' boleh dikira.

Andaikan voltan pada titik 'b' ialah , dan voltan bekalan kuasa ialah Vcc,

Maka voltan merentasi kedua-dua hujung L1 ialah Oleh itu ,

Mengintegrasikan voltan merentasi kedua-dua hujung L1...dikira sebagai,

Daripada graf bentuk gelombang, dapat diperhatikan bahawa voltan pada titik 'b' ialah separuh daripada voltan antara titik 'a' dan 'c'. Oleh itu, voltan pada hujung 'a' dan 'c', yang juga voltan merentasi C1, adalah...Oleh itu, .

2. Pengiraan Arus Induktor

Sebaik sahaja kita tahu voltan merentasi kapasitor C1, ialah , kita boleh mengira arus puncak maksimum dalam induktor menggunakan formula untuk tenaga yang disimpan dalam kapasitor dan tenaga yang disimpan dalam induktor. Arus puncak maksimum dalam induktor diberikan oleh formula: , dengan L ialah nilai kearuhan antara titik 'a' dan 'c'.

Seperti yang dapat kita lihat, dengan nilai kapasitansi (C) yang lebih besar dan nilai kearuhan (L) yang lebih kecil, arus melalui induktor meningkat. Ini menghasilkan medan magnet yang lebih kuat dan membawa kepada pemanasan aruhan elektromagnet. Walau bagaimanapun, apabila arus melalui induktor menjadi terlalu besar, kita perlu mempertimbangkan kerugian dalam rintangannya. Selain itu, arus maksimum yang mengalir melalui kapasitor adalah sama dengan arus maksimum melalui induktor. Oleh itu, apabila memilih kapasitor resonans, kita perlu mengambil kira penarafan arus maksimumnya.

3. Pengiraan Frekuensi Resonans

Oleh kerana ini adalah resonans selari LC, frekuensi resonans boleh dikira sebagai

4. Pengiraan Arus Puncak AC pada Induktor L1

Apabila nilai induktansi L1 agak besar, arus yang mengalir melaluinya adalah terutamanya DC, mengimbangi tenaga yang hilang dalam ayunan. Oleh kerana amplitud pada titik 'b' diketahui, kita boleh mengira arus AC puncak dalam L1 semasa satu kitaran ayunan (arus puncak sebenar ialah jumlah arus DC dan arus AC puncak).

Voltan pada titik 'b', Vb, sama dengan Vcc untuk tempoh masa, t:

Oleh itu, dengan menyepadukan voltan,, kita boleh mengira arus puncak yang mengalir melalui L1. L1 yang kecil akan menghasilkan arus puncak yang besar, membawa kepada kerugian yang tidak perlu.

Penyelesaian PD (Penghantaran Kuasa) 100W menggunakan topologi pensuisan voltan sifar (ZVS).

Permintaan yang semakin meningkat untuk kapasiti bateri yang lebih besar dan masa pengecasan yang lebih singkat telah meningkatkan keperluan untuk kuasa pengecas. Mencapai kuasa tinggi dalam faktor bentuk yang kecil menimbulkan cabaran yang ketara, yang membawa kepada pelbagai penyelesaian inovatif termasuk topologi ZVS, suis berprestasi tinggi, kaedah pembungkusan inovatif dan penggunaan bahan celah jalur lebar untuk memenuhi keperluan reka bentuk.

Objektifnya adalah untuk mencapai kecekapan 94% dan ketumpatan kuasa 23W/in3 dengan menggunakan suis kuasa dan struktur topologi baru.

Untuk mencapai ketumpatan kuasa yang lebih tinggi, adalah perlu untuk memilih struktur topologi, spesifikasi, dimensi dan teknik kawalan lanjutan yang sesuai. Dalam pasaran pengecas mudah alih berkuasa tinggi semasa, terdapat berbilang penyelesaian yang tersedia untuk pengecas USB-PD berkuasa tinggi, termasuk PFC+QR dan PFC+LLC. Walau bagaimanapun, penyelesaian ini mempunyai had tertentu, seperti ketidakupayaan QR untuk mencapai pensuisan lembut dan kesukaran menggunakan topologi LLC untuk reka bentuk voltan keluaran berubah-ubah.

Sebagai tindak balas kepada cabaran ini, Infineon telah memperkenalkan topologi flyback hibrid separuh jambatan asimetri baharu (seperti ditunjukkan dalam Rajah 1). Kapasitor separuh jambatan dan siri secara kolektif memacu pengubah flyback konvensional. Kearuhan utama utama pengubah flyback dan kapasitor siri membentuk litar resonan, yang membolehkan ciri-ciri ZVS suis separuh jambatan dan menyediakan pemindahan kuasa resonan semasa fasa penyahmagnetan konvensional pengubah flyback. Semasa operasi biasa, kitaran pengecasan dan kuasa berkaitan dikawal oleh arus DC puncak, manakala fasa penyahmagnetan dikawal oleh pemasaan untuk memastikan pra-magnetisasi negatif yang betul, sekali gus memenuhi syarat ZVS yang diperlukan untuk suis separuh jambatan.

Rajah 1: Gambarajah skematik ringkas bagi topologi flyback separuh jambatan asimetri.

Litar kuasa pada bahagian utama dilaksanakan melalui litar resonans LC, yang digerakkan oleh separuh jambatan serupa dengan penukar LLC. Induktor resonan Lr ialah induktor siri yang boleh sama ada kearuhan kebocoran pengubah atau kearuhan kebocoran digabungkan dengan induktor luar. Lm mewakili kearuhan utama pengubah. Kesan penukaran yang sama juga boleh dicapai dengan menyambungkan kapasitor resonan Cr dan gegelung utama pengubah antara nod positif dan titik tengah jambatan separuh. Apabila suis sisi tinggi HS sedang mengalir, tenaga akan disimpan dalam Cr dan Lm, dan tenaga yang disimpan dalam setiap komponen akan berbeza dengan voltan masukan dan frekuensi pensuisan (seperti yang ditunjukkan dalam Rajah 2).

Apabila suis sisi tinggi HS dimatikan, arus dalam pengubah akan memaksa titik tengah VHB separuh jambatan jatuh sehingga diod badan suis sisi rendah mengapit voltan. Kemudian, suis sisi rendah dihidupkan pada voltan sifar manakala fasa pengubah terbalik, dan tenaga dipindahkan ke bahagian kedua. Apabila suis sisi rendah dimatikan, arus negatif teraruh dalam pengubah pada peringkat sebelumnya akan memaksa voltan pada titik tengah VHB separuh jambatan naik sehingga voltan pengapit diod badan suis sisi tinggi HS, serupa ke peringkat sebelumnya. Di bawah keadaan ZVS, HS dihidupkan semasa LS dimatikan, tetapi arus dalam litar resonan pengubah masih negatif, yang bermaksud bahawa tenaga yang berlebihan dalam litar resonans akan dikembalikan ke hujung input.

Mengapa memilih topologi flyback hibrid?

Berbanding dengan topologi flyback lain, transformer flyback hibrid perlu menyimpan lebih sedikit tenaga, yang membantu mengurangkan saiz pengecas.

Flyback hibrid boleh mencapai ZVS lengkap pada bahagian utama dan melengkapkan ZCS pada bahagian kedua, dan tenaga kebocoran juga boleh dipulihkan, dengan itu meningkatkan kecekapan.

Seperti yang ditunjukkan dalam formula berikut, voltan keluaran berbeza dengan kitaran tugas. Untuk flyback hibrid, adalah lebih mudah untuk mencapai keluaran julat voltan yang luas, mengatasi batasan topologi LLC dalam aplikasi keluaran voltan lebar.

Vout: Voltan keluaran

D: Kitaran tugas

Vin: Voltan masukan

Lm: Kearuhan pengubah

N: Nisbah pusingan pengubah

Lr: Kearuhan kebocoran pengubah

Reka bentuk rujukan 100W USB-PD Infineon

Penyelesaian lengkap ditunjukkan dalam Rajah 3. Peringkat PFC menggunakan mod pengaliran kritikal IRS2505 dan pakej ThinPAK IPL60R185C7 CoolMOS?, manakala peringkat DC-DC menggunakan pengawal PWM digital XDPS2201 dan IPLK60R360PFD7. Pada masa yang sama, BSC028N06NS digunakan sebagai suis pembetulan segerak (yang boleh digantikan dengan ISZ0702NLS voltan rendah yang direka khusus untuk pembetulan segerak pengecas pada masa hadapan untuk meningkatkan lagi keberkesanan kos). Pengawal protokol ialah CYPD3174, dan saluran p MOS BSZ086N03NS3 digunakan sebagai suis keselamatan output.

Melalui konfigurasi ini, kecekapan puncak boleh mencapai 94%, dan penggunaan kuasa siap sedia adalah kurang daripada 60mW.

Kecekapan Tertinggi:

Memilih MOSFET voltan tinggi yang betul adalah penting

Teknologi pensuisan lembut membolehkan peranti beroperasi di bawah Pensuisan Voltan Sifar (ZVS), di mana MOSFET hanya dihidupkan selepas voltan sumber salirannya mencapai 0V (atau hampir kepada 0V). Strategi ini menghapuskan kerugian pengaliran, yang biasanya merupakan penyumbang utama kepada jumlah kerugian suis. Malangnya, disebabkan sifat kapasitor keluaran "bukan kehilangan sifar", semua MOSFET SJ voltan tinggi mengalami kerugian tambahan yang dikenali sebagai kehilangan tenaga semasa mengecas dan menyahcas kemuatan keluaran MOSFET (Coss). Oleh itu, walaupun semasa beroperasi dalam keadaan ZVS, adalah tidak mungkin untuk memulihkan semua tenaga yang disimpan dalam kapasitor keluaran (Eoss). Fenomena ini berkaitan dengan ciri histerisis Coss, yang boleh diperhatikan melalui pengukuran isyarat yang lebih besar semasa kitaran pengecasan/penyahcasan Coss. Akibatnya, kerugian ini sering dirujuk sebagai kehilangan histerisis Coss (Eoss,hys).

Terima kasih kepada teknologi SJ termaju Infineon, CoolMOS? Siri PFD7 seterusnya mengurangkan kehilangan histerisis, dengan itu membantu meningkatkan kecekapan dengan lebih jauh lagi.

Kesimpulan

Berdasarkan XDPS2201 digital, topologi kuasi-resonan ZVS boleh mencapai ZVS dan ZCS di bawah voltan input dan keadaan arus keluaran yang berbeza. Selain itu, ia juga boleh memulihkan tenaga daripada kearuhan kebocoran pengubah. MOSFET kuasa berprestasi tinggi menyumbang kepada mencapai kecekapan sehingga 94% dalam reka bentuk USB-PD 100W dengan dimensi 60mm x 40mm x 18mm.