ソフトスイッチング技術としても知られるゼロ電圧スイッチング (ZVS) / ゼロ電流スイッチング (ZCS) テクノロジーは、低電力ソフトスイッチング電源の効率を最大 80% ～ 85% 向上させることができます。 1970 年代には、共振スイッチング電源がソフトスイッチング技術の基礎を築きました。

 
基本的な紹介

PWM スイッチ モード電源はハード スイッチング モードで動作し、オン/オフ プロセス中に電圧と電流の波形が重なるため、大きなスイッチング損失が発生します。高周波動作によりサイズと重量を削減できますが、スイッチング損失が増加します。このため、ZVS/ZCS技術やソフトスイッチング技術と呼ばれる、スイッチング時に電圧・電流波形が重ならない技術を検討する必要がある。低電力ソフトスイッチング電源の効率は 80% ～ 85% に改善できます。 1970 年代の共振スイッチング電源は、ソフトスイッチング技術の基礎を築きました。それ以来、擬似共振 (1980 年代半ば)、フルブリッジ位相シフト ZVS-PWM、固定周波数 ZVS-PWM/ZCS-PWM (1980 年代後半) などの新しいソフト スイッチング テクノロジーが登場しました。 、ZVS-PWM アクティブ クランプ、ZVT-PWM/ZCT-PWM (1990 年代初頭)、フルブリッジ位相シフト ZV-ZCS-PWM (1990 年代半ば) など。中国はすでに最新のソフト6% の効率を持つ 98kW 通信電源へのスイッチング技術。

 
技術の応用

 
降圧レギュレータの主な要件は、通常、サイズと効率です。プリント基板の面積は貴重なため、設計者は電源設計ソリューションに余分なスペースを割り当てたいとは考えていません。さらに、マイクロコントローラとデジタル信号プロセッサ（DSP）が進化し続けるにつれて、回路基板設計ソリューションもアップグレードされ続けています。電力は増加していますが、製品サイズは大きくできません。そのため、最新のIC統合、MOSFETテクノロジ、パッケージングプロセスの改善により、高密度レギュレータが開発されてきました。それでも、これらのレギュレータは、特にシステム内の電力密度が増加し続けているため、新しいシステムのアプリケーション要件を満たすことができません。主な理由は、スイッチング損失がレギュレータのMOSFETの内部性能を低下させることです。これらの損失の問題が根本的に解決されなければ、わずかな性能向上しか期待できません。

 
選定理由

スイッチング損失の主な原因は、第一にハードスイッチングです。現在、ほとんどの非絶縁型降圧レギュレータトポロジは高いスイッチング損失を伴います。これは、オン/オフ期間中、MOSFETが同時に高電流と高電圧のストレスを受けるためです。スイッチング周波数と入力電圧が増加すると、これらの損失も増加し、達成可能な最大動作周波数、効率、および電力密度が制限されます。第二に、ゲート駆動損失です。ゲート駆動回路のミラー電荷の消費電力が大きいため、ハードスイッチングトポロジのゲート駆動損失も高くなります。第三に、ボディダイオードの導通です。ハイサイドMOSFETのオン/オフ時に、ローサイドMOSFETのボディダイオードに高い脈動電流が流れます。ボディダイオードの導通時間が長いほど、逆回復損失とボディダイオードの導通損失が大きくなります。ボディダイオードの導通は、破壊的なオーバーシュートやリンギングを引き起こす可能性もあります。スイッチング損失は、レギュレータのスイッチング周波数も制限します。スイッチング周波数が高いほど、MOSFETのスイッチング時間が長くなり、損失が大きくなります。スイッチが高周波数でスイッチングできない場合、小型の受動部品（抵抗、コンデンサ、インダクタ）の使用が制限され、レギュレータの実装密度に影響します。多くの電子設計者は、負荷点でZVSを採用することを望んでいます。

これらの問題に対応して、Picor は、高周波数で動作できる高性能、高度に統合されたソフトスイッチング降圧レギュレータ プラットフォームを導入し、スイッチング損失を大幅に削減し、効率を向上させました。

I. ZVS アプリケーションの背景

ゼロ電圧スイッチング (ZVS) とは、スイッチ管がオフになっているときに、スイッチ管の両端の電圧がすでに 0 であることを指します。これにより、スイッチ管のスイッチング損失を最小限に抑えることができます。私たちが通常使用する電磁調理器やLLC電源などの共振電源はすべて共振電源です。通常の充電器はハードスイッチ電源であり、これらの共振電源よりも損失が高くなります。したがって、ZVS は非常に高い効率を達成できます。たとえば、電磁調理器では、出力を比較的高いレベルに調整すると加熱し続けます。電力が低いレベルに調整されると、共振状態に到達できないため断続的に加熱され始めます。通常の充電器のようなハードスイッチング電源は、負荷がかかっているか、負荷がかかっていないかに関係なく、常に連続的に発振します。ただし、ZVSには全体的に調整範囲が狭いという欠点があります。

 
II.ゼロ電圧スイッチング (ZVS) の原理

図 2-1 ゼロ電圧スイッチング原理図 (DC 電源)

図 2-2 ゼロ電圧スイッチング波形とその t2 での波形

電源投入時、L1に流れる電流はゼロです。電源はR1とR2を介してQ1とQ2をオンにし、L1に流れる電流が徐々に増加します。1つのスイッチングトランジスタの特性の違いにより、Q2とQ1に流れる電流は異なります。Q2を流れる電流がQ1よりも大きいと仮定すると、Q2のゲート電圧はQ1のゲート電圧よりも高くなります。ダイオードD2とD1を介して、点「a」の電圧は点「c」の電圧よりも低くなり、「b」が正、「a」が負の誘導電圧が発生します。これにより、T1を介して正帰還が形成され、Q2がオンになり、QXNUMXがオフになり、起動プロセスが完了します。

(時間間隔 t0～t1) Q1が導通している定常状態において、前周期のT1の電流は「a」から「c」へ流れ、C1の両端の電圧はゼロでした。電流は急激に変化できないため、T1を流れる電流はC1を充電し、C1の両端の電圧は徐々に「a」が負、「c」が正となり、正弦波状に増加します。この時、電圧「a」はQ0によって1Vにプルダウンされ、「c」点の電圧は正弦波状に増加します。Q1のゲート電圧は電圧基準ダイオードD3によってクランプされ、Q1はクロックド方式で導通状態を維持します。

 
図 2-3 (t0~t1) Q1 導通、T1 充電 C1

3. (時間間隔 t1 ～ t2) C1 は T1 を通じて点「c」から点「a」まで放電を開始し、C1 の両端の電圧、つまり点「c」の電圧が正弦波状に減少します。同時に、T1 を流れる電流は点「c」から点「a」まで正弦波状に増加します。

図 2-4 (t1~t2) C1 から T1 巻線への放電。C1 の両端の電圧が約 0 になると、Q1 がオフになり、Q2 がオンになります。

4. (時間間隔 t2) C1 がほぼ放電されると、c 点の電圧が MOS トランジスタのしきい値電圧付近まで低下し、Q1 が D2 を介して増幅領域に入ります。このとき、T1巻線を流れるC1のc点からa点への放電電流は最大値に達します。同時にQ1が増幅領域に入るとa点の電圧が徐々に上昇し、D2を介してQ1も増幅領域に入ります。

5. (時間間隔 t2) C1 は完全に放電され、点「c」から点「a」まで T1 巻線を流れる電流は最大値に達します。 C1 の充電が開始され、その結果、C1 両端の電圧は「a」が正、「c」が負となり、C1 両端の電圧は正弦波状に増加します。このとき、両方のＭＯＳトランジスタが同時に増幅領域に入る。

6. (右図) T1によるC1の継続的な充電により、C1の両端の電圧は点「a」で正、点「c」で負になります。2つのダイオードを通してQ1のゲート電圧が上昇し、Q2のゲート電圧が徐々に低下することで正帰還が形成されます。その結果、Q1はオンになり、QXNUMXはオフになります。

7. Q2 の導通プロセスは Q1 の導通プロセスと同様です。

8. L1 のインダクタンス値は T1 のインダクタンス値より大きく、L1 を流れる電流は発振サイクル全体を通じて比較的一定のままです。発振プロセス中、L1 は LC 発振器にエネルギーを継続的に補充します。

Ⅲ．ゼロ電圧スイッチング (ZVS) の計算

1. 波形振幅の計算

波形グラフから、L1 の b 点の波形は正弦波の絶対値 (Vbm 以下まで降下する電圧) であることがわかります。インダクタ両端の電圧積分がゼロ、コンデンサ両端の電流積分がゼロである定常状態条件を使用することにより、点「b」の電圧の振幅を計算できます。

点「b」の電圧が次のようになると仮定します。 、電源の電圧は Vcc、

すると、L1 の両端の電圧は次のようになります。 したがって、 、

L1の両端の電圧を積分すると…次のように計算されます、

波形グラフから、点「b」の電圧は点「a」と「c」の間の電圧の半分であることがわかります。したがって、端「a」と「c」の電圧は、C1 の両端の電圧でもあります...したがって、 。

2. インダクタ電流の計算

コンデンサ C1 の両端の電圧がわかれば、 コンデンサに蓄えられるエネルギーとインダクタに蓄えられるエネルギーの公式を使用して、インダクタの最大ピーク電流を計算できます。インダクタの最大ピーク電流は、次の式で求められます。 ここで、L は点「a」と「c」の間のインダクタンス値です。

見てわかるように、静電容量 (C) の値が大きくなり、インダクタンス (L) の値が小さくなると、インダクタを流れる電流が増加します。その結果、磁場が強くなり、電磁誘導加熱が発生します。ただし、インダクタを流れる電流が大きくなりすぎる場合、その抵抗による損失を考慮する必要があります。さらに、コンデンサを流れる最大電流は、インダクタを流れる最大電流と等しくなります。したがって、共振コンデンサを選択するときは、その最大電流定格を考慮する必要があります。

3. 共振周波数の計算

これは LC 並列共振であるため、共振周波数は次のように計算できます。

4. インダクタ L1 の AC ピーク電流の計算

L1 のインダクタンス値が比較的大きい場合、L1 を流れる電流は主に DC となり、発振で失われたエネルギーが補償されます。点「b」の振幅は既知であるため、XNUMX 発振サイクル中の LXNUMX のピーク AC 電流を計算できます (実際のピーク電流は DC 電流とピーク AC 電流の合計です)。

点「b」の電圧 Vb は、時間 t の間、Vcc と等しくなります。

したがって、電圧を積分すると、、L1を流れるピーク電流を計算できます。 L1 が小さいとピーク電流が大きくなり、不要な損失が発生します。

ゼロ電圧スイッチング (ZVS) トポロジを使用した 100W PD (電力供給) ソリューション。

より大きなバッテリー容量とより短い充電時間に対する需要の高まりにより、充電器の電力要件も高まっています。小さなフォームファクターで高出力を実現することは大きな課題であり、設計要件を満たすための ZVS トポロジー、高性能スイッチ、革新的なパッケージング方法、ワイドバンドギャップ材料の使用など、さまざまな革新的なソリューションが必要になります。

目標は、電源スイッチと新しいトポロジー構造を利用して、94% の効率と 23W/in3 の電力密度を達成することです。

より高い電力密度を達成するには、適切なトポロジー構造、仕様、寸法、および高度な制御技術を選択する必要があります。現在の高出力モバイル充電器市場では、PFC+QR や PFC+LLC など、高出力 USB-PD 充電器用に複数のソリューションが利用可能です。ただし、これらのソリューションには、QR ではソフト スイッチングを実現できないことや、可変出力電圧設計に LLC トポロジを使用することが難しいことなど、特定の制限があります。

これらの課題に対応して、インフィニオンは、新しい非対称ハーフブリッジ ハイブリッド フライバック トポロジを導入しました（図 1 を参照）。ハーフブリッジと直列コンデンサは共同して従来のフライバックトランスを駆動します。フライバック トランスの主な一次インダクタンスと直列コンデンサは共振回路を形成し、これによりハーフブリッジ スイッチの ZVS 特性が有効になり、フライバック トランスの従来の消磁フェーズ中に共振電力伝送が提供されます。通常動作中、充電サイクルと関連電力はピーク DC 電流によって制御され、消磁段階は適切な負の予磁化を確保するタイミングによって制御されるため、ハーフブリッジ スイッチに必要な ZVS 条件が満たされます。

図 1: 非対称ハーフブリッジ フライバック トポロジの簡略化した回路図。

一次側の電源回路は、LLC コンバータと同様のハーフブリッジによって駆動される LC 共振回路を通じて実装されます。共振インダクタ Lr は直列インダクタで、トランスの漏れインダクタンス、または外部インダクタと組み合わせた漏れインダクタンスのいずれかになります。 Lm はトランスの主インダクタンスを表します。同じ変換効果は、共振コンデンサ Cr とトランスの一次コイルを正ノードとハーフブリッジの中点の間に接続することによっても達成できます。ハイサイド スイッチ HS が導通している場合、エネルギーは Cr と Lm に蓄えられ、各コンポーネントに蓄えられるエネルギーは入力電圧とスイッチング周波数によって変化します (図 2 を参照)。

ハイサイドスイッチHSがオフになると、トランスの電流によってハーフブリッジVHBの中点が強制的に低下し、ローサイドスイッチのボディダイオードが電圧をクランプします。次に、ローサイドスイッチがゼロ電圧でオンになり、トランスの位相が反転し、エネルギーが二次側に転送されます。ローサイドスイッチがオフになると、前段のトランスに誘導された負の電流によって、ハーフブリッジVHBの中点の電圧が、前段と同様に、ハイサイドスイッチHSのボディダイオードクランプ電圧まで上昇します。ZVS条件下では、HSがオンになり、LSがオフになりますが、トランスの共振回路の電流は依然として負であるため、共振回路の過剰エネルギーが入力端に戻ります。

ハイブリッド フライバック トポロジを選択する理由は何ですか?

他のフライバック トポロジーと比較して、ハイブリッド フライバック トランスはより少ないエネルギーを保存する必要があるため、充電器のサイズを縮小できます。

ハイブリッドフライバックは一次側で完全なZVS、二次側で完全なZCSを実現でき、漏れエネルギーも回収できるため効率が向上します。

次の式に示すように、出力電圧はデューティ比によって変化します。ハイブリッド フライバックの場合、広い電圧範囲の出力を実現することがはるかに簡単になり、広い電圧出力アプリケーションにおける LLC トポロジの制限を克服できます。

Vout: 出力電圧

D：デューティサイクル

Vin: 入力電圧

Lm: トランスのインダクタンス

N: トランスの巻数比

Lr:トランスの漏れインダクタンス

インフィニオンの100W USB-PDリファレンスデザイン

完全なソリューションを図3に示します。PFC段には臨界導通モードのIRS2505とThinPAKパッケージのIPL60R185C7 CoolMOS™を使用し、DC-DC段にはデジタルPWMコントローラXDPS2201とIPLK60R360PFD7を使用しています。同時に、同期整流スイッチとしてBSC028N06NSを使用しています（将来的には、充電器同期整流用に特別に設計された低電圧ISZ0702NLSに交換することで、コスト効率をさらに向上させることができます）。プロトコルコントローラはCYPD3174、出力安全スイッチにはpチャネルMOS BSZ086N03NS3を使用しています。

この構成により、ピーク効率は 94% に達し、スタンバイ消費電力は 60mW 未満になります。

最高の効率:

適切な高電圧MOSFETを選択することが重要

ソフトスイッチング技術により、デバイスはゼロ電圧スイッチング（ZVS）で動作できます。ZVSでは、MOSFETはドレイン-ソース間電圧が0V（または0Vに近い値）に達した後にのみオンになります。この方式により、一般的にスイッチ損失全体の主な要因となる導通損失が排除されます。しかしながら、出力コンデンサの「非ゼロ損失」特性により、すべての高電圧SJ MOSFETは、MOSFET出力容量（Coss）の充放電中にエネルギー損失と呼ばれる追加損失が発生します。そのため、ZVS条件下で動作している場合でも、出力コンデンサに蓄積されたエネルギー（Eoss）をすべて回収することはできません。この現象はCossのヒステリシス特性に関連しており、Cossの充放電サイクル中に大きな信号を測定することで確認できます。そのため、これらの損失はしばしばCossヒステリシス損失（Eoss,hys）と呼ばれます。

Infineon の高度な SJ テクノロジーにより、CoolMOS™ PFD7 シリーズはヒステリシス損失をさらに低減し、効率をさらに向上させます。

結論

デジタルXDPS2201をベースにしたZVS擬似共振トポロジーは、様々な入力電圧および出力電流条件下でZVSとZCSを実現します。さらに、トランスの漏れインダクタンスからエネルギーを回収することも可能です。高性能パワーMOSFETは、94mm x 100mm x 60mmの40W USB-PD設計において、最大18%の効率達成に貢献します。