Continuação de "Tudo sobre a tecnologia de empacotamento avançada da Intel (Parte I)" 

A seguir, compartilharei o conteúdo do eixo de escalabilidade (Z), que é representado pelo eixo Z na Figura 1. A tecnologia Co-EMIB está localizada neste quadrante. A tecnologia Co-EMIB combina tecnologias 2D e 3D usando uma combinação de EMIB e Foveros para alcançar escalabilidade. Com o Co-EMIB, podemos colocar mais de 40 chips em um único pacote.

A arquitetura Co-EMIB é baseada em conexões de alta densidade entre chips complementares e chips empilhados, permitindo uma gama mais ampla de interconectividade. A figura abaixo mostra que o HBM pode ser colocado junto com o Foveros ou pode haver diferentes chips complementares.

Isso é muito útil para nós porque pode reduzir o número de TSVs no chip inferior, o que nos permite alimentar diretamente o chip superior. Esta é outra otimização que permite uma personalização abrangente para os clientes através da adição da tecnologia ODI. Acima está o plano de pesquisa e desenvolvimento, bem como os resultados de pesquisas mais recentes na área de embalagens avançadas compartilhados pela Intel.

Muito obrigado pela maravilhosa partilha da Acadêmica Johanna Swan. Pessoalmente, sinto-me muito beneficiado e acredito que os leitores terão uma experiência semelhante. Através do compartilhamento de tecnologia da Intel, adquiri uma compreensão mais profunda de tecnologias como EMIB, Foveros, Chiplet, Co-EMIB e ODI, e aprendi mais sobre tecnologias de ligação híbrida e automontagem. A seguir, gostaria de perguntar ao Acadêmico Swan sobre alguns tópicos importantes.

Os chips, que também chamamos de blocos, são importantes para empacotar interconexões, pois nos permitem obter pequenos IPs independentes. Uma vez que tenhamos IPs independentes, podemos misturá-los em muitos produtos com altíssima capacidade de reutilização. Podemos personalizar profundamente os produtos integrados nas embalagens de acordo com as nossas necessidades. Acredito que a customização é a verdadeira razão para alcançar o próximo estágio de integração heterogênea. Portanto, obter IPs de diferentes nós de processos e integrá-los de forma heterogênea em diferentes processos ou nós pode permitir uma personalização profunda para os clientes.

Atualmente, o método de ligação de wafer a wafer (WoW) está em desenvolvimento. Como a Intel está se posicionando nesse método de bonding?

A tecnologia de ligação wafer-to-wafer (WoW) está de fato em desenvolvimento. Ao considerar a interconexão de produtos, existem atualmente dois métodos: tecnologias de ligação wafer-to-wafer (WoW) e chip-to-wafer (CoW). Acredito que as tecnologias de ligação wafer-to-wafer (WoW) e chip-to-wafer (CoW) são importantes, dependendo do seu produto. Por exemplo, para empilhamento de memória, podemos ver os participantes da indústria usando hoje a ligação wafer a wafer. A indústria também está trabalhando na ligação chip-wafer, que apresenta alguns desafios únicos, diferentes da ligação wafer-wafer, mas ambos são importantes. Além disso, a tecnologia Hybrid Bonding pode ser aplicada às tecnologias de ligação wafer-to-wafer (WoW) e chip-to-wafer (CoW).

Onde estão atualmente as tecnologias de integração 2.5D e 3D? O mercado apresenta atualmente uma combinação de embalagens 2.5D e 3D. Como a Intel vê essa tendência?

As tecnologias de integração 2.5D e 3D estão a desenvolver-se rapidamente e acredito que esta tendência continuará. Além disso, as oportunidades e vantagens de diferenciação trazidas aos produtos por esta tendência são cruciais. O Co-EMIB da Intel é uma tecnologia semelhante à combinação de 2.5D e 3D, que torna possíveis produtos como o Ponte Vecchio da Intel. Em última análise, nossa oportunidade é fornecer o maior número de unidades por milímetro cúbico e alcançar o máximo de funcionalidade por milímetro cúbico. As embalagens avançadas continuarão a miniaturizar-se e a diminuir de tamanho para que possamos alcançar a funcionalidade máxima por milímetro cúbico.

Existem também muitas empresas de embalagens e testes de semicondutores na China, e sua participação no mercado está se expandindo gradualmente. No entanto, o nível de avanço tecnológico atualmente não atinge o nível da Intel e da Samsung. Qual é a razão da posição de liderança da Intel em tecnologia de empacotamento e testes? Como você acha que a pesquisa e o desenvolvimento de tecnologia de embalagens e testes na China podem ser melhorados?

Em geral, a chave para reconhecer o fator de diferenciação nas embalagens é o cliente. Sempre nos esforçamos para atender nossos clientes e fornecer soluções exclusivas para eles, o que também impulsionou as tecnologias avançadas de embalagens nas quais estamos nos concentrando. Portanto, acredito que a oportunidade reside no facto de que, à medida que continuamos a servir os nossos clientes, as suas necessidades de produtos também evoluem, o que é a verdadeira razão que impulsiona a necessidade de uma transformação nas embalagens. Acredito que a resposta a esta pergunta é que a tecnologia virá e estes avanços tecnológicos aparecerão à medida que as necessidades diferenciadas dos nossos clientes evoluem. Portanto, aproveitar esta oportunidade será benéfico para melhorar a pesquisa e o desenvolvimento de tecnologias de embalagens e testes.

No passado, as empresas fabricantes de semicondutores e as embalagens de semicondutores eram separadas. Agora, muitas fábricas de chips estão tentando desenvolver embalagens de semicondutores e tecnologias de teste. Portanto, gostaria de saber suas previsões para as tendências futuras de fabricação de semicondutores e testes de embalagens de semicondutores. Irão fundir-se ou desenvolver-se num modo coexistente?

Esta é uma pergunta muito boa! É exatamente isso que torna as embalagens avançadas interessantes. Porque quando falamos sobre ligação híbrida de 10 mícrons, vemos que esses dois mundos estão se fundindo. Comecei a estudar as características das camadas metálicas que estamos usando, que possuem tamanhos de características abaixo de 10 mícrons, por exemplo, 4 mícrons. Agora, os tamanhos dos recursos para interconexões de metal on-wafer e os tamanhos dos recursos que estamos criando ao montar esses chips como parte da embalagem são bastante consistentes. Assim, a fabricação de chips e os testes de embalagem estão se fundindo, pois os tamanhos dos processos são semelhantes, o que se tornou um lugar muito importante e interessante para inovação. As fábricas tradicionais de wafer estão usando tecnologias de embalagem e teste e criando uma área totalmente nova em embalagens avançadas. Acredito que a fabricação de semicondutores e os testes de embalagens se unirão gradualmente.

Na estratégia IDM 2.0, qual o papel das embalagens avançadas? As tecnologias avançadas de embalagens da Intel serão totalmente abertas aos futuros negócios de fundição? Quais são os planos da Intel para pacotes avançados após o IDM 2.0?

Acredito que a primeira parte da questão relativa ao papel das embalagens avançadas no IDM 2.0 é que elas desempenharão um papel muito importante porque são um fator de diferenciação crucial. Teremos muitos clientes com necessidades diferentes, e embalagens avançadas nos ajudarão a personalizar de acordo com essas necessidades, tornando-se um aspecto muito crítico. Podemos ter certeza de que os clientes das fundições da Intel poderão utilizar nossas tecnologias de ponta. Ofereceremos tecnologias de embalagem avançadas que já foram desenvolvidas, incluindo 2D, 2.5D e 3D, e forneceremos essas tecnologias aos nossos clientes de fundição para atender às suas necessidades exclusivas. A obtenção dessas tecnologias é muito importante para que os clientes atendam aos requisitos específicos de seus produtos, e essas tecnologias também podem ser estendidas para atender a requisitos de nível mais alto.

No atual mercado de embalagens fan-out, existem duas rotas técnicas, nomeadamente FOWLP e FOPLP. Todos sabemos que a Samsung está desenvolvendo o FOPLP. Gostaria de saber se a Intel tem planos para a rota FOPLP?

Quero dizer que é porque a quantidade impulsiona a demanda. Sua pergunta é se existem embalagens em nível de wafer e em nível de painel, e se a Intel planeja migrar para embalagens em nível de painel. A Intel está ativamente envolvida no plano de embalagens Fan-Out há muitos anos e continuaremos avaliando se a demanda nos levará a considerar embalagens do tipo FOPLP. Atualmente, a Intel tem a capacidade de fazer isso, e isso depende principalmente de as condições do mercado quererem que mudemos de wafers para painéis. Esta é uma questão que devemos responder e acredito que tais questões continuarão a surgir. Continuaremos a pesquisar e desenvolver ativamente neste campo, e é importante promover melhorias no tamanho dos recursos em qualquer tipo de tecnologia de embalagem, seja ela feita em wafers ou painéis; Acredito que o mercado tomará a decisão por nós.

A Lei de Moore está desaparecendo gradualmente e a tecnologia de empacotamento SiP é proposta como um novo avanço no empacotamento de semicondutores. CPUs e FPGAs em servidores também exigem SiP de última geração. Como a Intel vê a tecnologia de empacotamento SiP? A Intel irá se posicionar nesta área? Além disso, as tecnologias EMIB, CO-EMIB e Foveros da Intel podem ser consideradas tecnologias de empacotamento em nível de sistema?

Acredito que a integração do sistema em pacote (SiP) continuará definitivamente. A tecnologia SiP inclui as arquiteturas 2D, 2.5D e 3D. Às vezes, as pessoas pensam que o empacotamento em nível de sistema faz parte da integração heterogênea 3D, mas, na realidade, não é só isso. O empacotamento no nível do sistema enfatiza a eficácia do sistema. As tecnologias EMIB, CO-EMIB e Foveros contribuem para formar parte do pacote de nível de sistema. O empacotamento em nível de sistema enfatiza a implementação do sistema dentro do pacote. Quando criamos módulos Curie, implementamos o sistema dentro do pacote. A integração do sistema no pacote pode incluir muitas coisas diferentes e completar a funcionalidade do sistema. Claramente, 2D, 2.5D e 3D são métodos potenciais de implementação para empacotamento em nível de sistema.

Quando se trata do layout de embalagens avançadas, fundições de wafer, IDMs, empresas sem fábrica, fornecedores de ferramentas EDA, etc., todos aderiram. Haverá diferenças significativas na compreensão de “embalagens avançadas” entre esses diferentes tipos de empresas? Existe uma fronteira clara entre embalagens avançadas e embalagens tradicionais?

Da embalagem tradicional à embalagem avançada, é um continuum ou existe um limite claro? Acredito que o termo “embalagem avançada” significa que se trata de um continuum de progresso tecnológico. Não tenho a certeza se existe uma distinção clara entre embalagens avançadas e embalagens tradicionais. A razão pela qual existe o termo embalagem avançada é que precisamos empilhar chips e interconectá-los, o que é um novo requisito para ferramentas de EDA, em vez de tradicionalmente colocar chips em embalagens orgânicas, que é o que as ferramentas tradicionais de EDA precisam lidar. Agora temos camadas adicionais, uma dimensão 3D adicional, e precisamos otimizar com base nisso. Deparamo-nos com o facto de que, à medida que as embalagens avançadas continuam a evoluir, as nossas ferramentas EDA tornar-se-ão mais complexas e exigirão que todo o ecossistema reúna e otimize tudo, proporcionando-nos um melhor desempenho.

Em meu novo livro “Microsistemas baseados em Tecnologia SiP”, proponho um novo conceito: a Lei da Densidade de Funções, que avalia o desenvolvimento de sistemas eletrônicos com base no número de unidades funcionais (Function UNITs) por unidade de volume. Ele muda o padrão de julgamento da lei de Moore no plano wafer para o espaço dos sistemas eletrônicos, avaliando o grau de integração dos sistemas eletrônicos a partir de uma perspectiva tridimensional. Como você vê isso?

Se você está perguntando sobre o conceito de medição do nível de integração de sistemas eletrônicos a partir de uma perspectiva 3D, acho que esta é uma boa maneira de quantificar o conceito que você forneceu. Acredito que a nossa oportunidade reside em fornecer mais funcionalidades por milímetro cúbico aos engenheiros e às novas tecnologias. Então, eu realmente gosto do seu conceito proposto. Sabemos que existe um espaço tridimensional e podemos começar a explorar mais o espaço tridimensional. Acho que esta é uma forma de pensar e realmente aprecio esse tipo de pensamento.

As principais funções da embalagem tradicional são proteção contra chips, expansão de escala e conexão elétrica. Além disso, o pacote avançado adiciona algumas funções e recursos. Meu entendimento é que aumentar a densidade funcional, reduzir o comprimento da interconexão e conduzir a reestruturação do sistema são três novos recursos importantes do empacotamento avançado. Como você vê isso?

Compreendo os pontos que mencionou, e o que me interessa é o que significa o termo “reestruturação do sistema”. Nesta era de heterogeneidade, quando adotamos diferentes fluxos de processo e recombinamos chips, a reestruturação do sistema refere-se a como recombinar chips para minimizar a sobrecarga de área, o consumo de energia e obter um bom desempenho térmico. Portanto, meu entendimento é que a reestruturação do sistema significa recombinar chips e obter desempenho ideal, sobrecarga mínima de área e baixo consumo de energia. Através da reestruturação do sistema, podemos recombinar melhor os chips de diferentes nós do processo, minimizando a sobrecarga necessária e obtendo mais funcionalidade por milímetro cúbico.

Quando falamos em computação heterogênea, estamos nos referindo à diferenciação de CPU, GPU, FPGA e outras arquiteturas, ou estamos nos referindo ao uso de integração heterogênea para formar pacotes avançados?

Não tenho certeza se posso fazer uma distinção clara. É precisamente porque combinamos estes diferentes nós de processo para impulsionar esta unidade contínua que chamamos de embalagem. Portanto, eles estão juntos e não os dissociamos realmente. Para conseguir isso, todas essas diferentes otimizações e colaborações de processos estão impulsionando nossas embalagens avançadas e criando essa integração heterogênea.

A tecnologia Hybrid Bonding da Intel e outras tecnologias avançadas de empacotamento integrado têm limitações atualmente? Como isso será abordado no futuro?

Existem diferentes maneiras de conduzir a ligação híbrida, incluindo WoW wafer-to-wafer e CoW chip-to-wafer. No geral, a indústria ainda está a trabalhar para melhorar a maturidade da tecnologia para produção em massa. São necessários esforços da indústria para impulsionar a ligação híbrida chip-wafer para alcançar a produção em massa. Este é o estágio em que nossa indústria se encontra. Outro aspecto fundamental é a limpeza. Sem dúvida, Hybrid Bonding é uma tecnologia física e durante o processo de colagem deve ser mantida uma elevada limpeza. Estamos fazendo isso em temperatura ambiente, o que é uma vantagem do Hybrid Bonding. Porém, deve ser mantido muito, muito limpo, o que difere da limpeza exigida nas embalagens tradicionais. Deve-se prestar atenção às questões de limpeza ao adotar essas tecnologias avançadas de embalagem.

Você acredita que novas situações de embalagens surgirão no futuro?

Acho que será uma integração extremamente heterogênea. Acredito que as tecnologias avançadas de embalagem continuarão a minimizar os tamanhos dos recursos. Como descrevi anteriormente, reunir pequenos IPs independentes na forma de chips é a direção do desenvolvimento de embalagens avançadas. A integração extremamente heterogênea é a tendência futura das tecnologias avançadas de embalagem.

Em conclusão,

Através de comunicação e intercâmbio aprofundados com a acadêmica da Intel, Johanna Swan, podemos tirar as seguintes conclusões:

No futuro do empacotamento avançado, a densidade das interconexões aumentará, o espaçamento entre as saliências para interfaces de interconexão diminuirá para menos de 10um e o número de saliências por milímetro quadrado excederá 10,000.

A tecnologia Hybrid Bonding é amplamente utilizada em embalagens avançadas de alta densidade. Na ligação híbrida, não há saliências e, além da ligação metálica, os corpos de silício se unem. Não há lacunas entre os chips de silício e não há necessidade de preenchimento com cola. Ele também tem melhor desempenho de dissipação de calor porque o próprio silício é um bom condutor térmico. Além disso, a tecnologia Hybrid Bonding da Intel e a tecnologia TSMC-SoIC têm semelhanças impressionantes.

A partir do roteiro tecnológico da Intel, podemos ver que as embalagens avançadas não apenas avançarão em direção a uma densidade mais alta, mas também se concentrarão na flexibilidade da integração. Co-EMIB e ODI incorporam esta característica.

Do SoC ao SiP e depois aos chips, a integração eletrônica concentra-se cada vez mais em alta eficiência, baixas taxas de defeitos e alta capacidade de reutilização.

A busca da Intel de maximizar a funcionalidade por milímetro cúbico está alinhada com o conceito descrito como Lei da Densidade da Função em meu novo livro, que avalia a quantidade de funcionalidade por unidade de volume. Esta semelhança confirma a correção da Lei da Densidade de Função.

A fabricação de circuitos integrados e os testes de embalagens estão gradualmente se fundindo, incluindo aspectos de produção e design, trazendo desafios e mais oportunidades de colaboração.

A integração extremamente heterogênea continua sendo a direção e a tendência futura das embalagens avançadas.

Finalmente, em meu nome e dos leitores, expresso minha gratidão à Intel e ao Acadêmico Swan! Espero ter a oportunidade de mais comunicação e aprendizado no futuro.