接《关于英特尔先进封装技术的一切（上）》 

接下来，我将分享有关可扩展性轴（Z）的内容，即图1中的Z轴所代表的内容。Co-EMIB技术位于该象限内。 Co-EMIB 技术利用 EMIB 和 Foveros 的组合将 2D 和 3D 技术结合起来，以实现可扩展性。借助 Co-EMIB，我们可以将 40 多个芯片放入一个封装中。

Co-EMIB架构基于配套芯片和堆叠芯片之间的高密度连接，可实现更广泛的互连。下图显示，HBM 可以与 Foveros 放置在一起，也可以有不同的配套芯片。

这对我们非常有帮助，因为它可以减少底部芯片的 TSV 数量，从而为我们提供直接为顶部芯片供电的能力。这是又一优化，通过ODI技术的加入，可以为客户进行全面的定制。以上是英特尔分享的先进封装领域的研发计划以及最新研究成果。

非常感谢Johanna Swan院士的精彩分享。我个人感觉非常受益，相信读者也会有类似的体验。通过Intel的技术分享，我对EMIB、Foveros、Chiplet、Co-EMIB、ODI等技术有了更深入的了解，并进一步了解了Hybrid Bonding和Self-Assembly技术。接下来我想请教斯万院士一些热点话题。

Chiplet（我们也称为“tile”）对于封装互连非常重要，因为它们使我们能够获得小型独立 IP。一旦我们有了独立的IP，我们就可以将它们混合在很多产品中，复用性非常高。我们可以根据我们的需求深度定制融入包装的产品。我相信定制是实现下一阶段异构集成的真正原因。因此，从不同流程节点获取IP并将其异构集成到不同流程或节点中可以为客户提供深度定制。

目前，晶圆到晶圆（WoW）的键合方法正在开发中。英特尔在这种粘合方法中如何定位自己？

晶圆间（WoW）键合技术确实正在开发中。在考虑产品互连时，目前有两种方法：晶圆到晶圆（WoW）和芯片到晶圆（CoW）键合技术。我相信晶圆到晶圆 (WoW) 和芯片到晶圆 (CoW) 接合技术都很重要，具体取决于您的产品。例如，对于存储器堆叠，我们现在可以看到行业参与者使用晶圆到晶圆键合。该行业还致力于芯片到晶圆键合，这提出了一些不同于晶圆到晶圆键合的独特挑战，但两者都很重要。此外，混合键合技术可应用于晶圆到晶圆（WoW）和芯片到晶圆（CoW）键合技术。

2.5D和3D融合技术目前处于什么水平？目前市场上呈现2.5D和3D组合的封装。英特尔如何看待这一趋势？

2.5D和3D融合技术正在快速发展，我相信这种趋势将会持续下去。而且，这一趋势给产品带来的机会和差异化优势至关重要。英特尔的Co-EMIB是一种类似于2.5D和3D结合的技术，它使得像英特尔的Ponte Vecchio这样的产品成为可能。最终，我们的机会是提供每立方毫米最多的单位并实现每立方毫米最多的功能。先进封装将继续小型化和缩小尺寸，以便我们能够实现每立方毫米的最大功能。

我国半导体封测企业也不少，市场份额正在逐步扩大。但目前技术先进水平还没有达到英特尔和三星的水平。英特尔在封测技术上处于领先地位的原因是什么？您认为中国的封装测试技术研发还可以如何提升？

一般来说，认识包装差异化因素的关键是客户。我们一直致力于服务客户并为他们提供独特的解决方案，这也推动了我们所关注的先进封装技术的发展。因此，我相信机会在于，随着我们继续为客户提供服务，他们的产品需求也在不断变化，这才是推动包装转型的真正原因。我相信这个问题的答案是技术将会到来，而这些技术的进步将会随着我们客户的差异化需求的发展而出现。因此，抓住这一机遇将有利于提高封装测试技术研发。

过去，半导体制造公司和半导体封装是分开的。现在，许多芯片制造厂都在努力开发半导体封装和测试技术。因此，我想了解一下您对半导体制造和半导体封装测试未来趋势的预测。它们会合并或者发展成共存模式吗？

这个问题问得好！这正是先进封装令人兴奋的原因。因为当我们谈论 10 微米混合键合时，我们看到这两个世界正在融合。我已经开始研究我们正在使用的金属层的特性，这些金属层的特征尺寸低于10微米，例如4微米。现在，晶圆上金属互连的特征尺寸和我们将这些芯片作为封装的一部分放在一起时创建的特征尺寸非常一致。因此，由于工艺尺寸相似，芯片制造和封装测试正在合并，这已成为创新的一个非常重要且有趣的地方。传统晶圆厂正在利用封装和测试技术，开创先进封装的全新领域。我相信半导体制造和封装测试将逐渐融合在一起。

在IDM 2.0战略中，先进封装扮演什么角色？英特尔的先进封装技术是否会全面向未来的代工业务开放？ IDM 2.0之后Intel对于先进封装有何计划？

我认为关于先进封装在 IDM 2.0 中的作用的问题的第一部分是它将发挥非常重要的作用，因为它是一个关键的差异化因素。我们会有很多有不同要求的客户，先进的封装将帮助我们根据这些要求进行定制，使其成为一个非常关键的方面。可以放心，英特尔代工厂的客户将能够使用我们的尖端技术。我们将提供已经开发的先进封装技术，包括2D、2.5D和3D，并将这些技术提供给我们的代工客户，以满足他们的独特需求。获得这些技术对于客户满足其特定的产品要求非常重要，而且这些技术还可以扩展以满足更高级别的要求。

目前扇出型封装市场有两种技术路线，分别是FOWLP和FOPLP。我们都知道三星正在开发FOPLP。我想知道Intel对于FOPLP路线有什么规划吗？

我想说的是，因为数量驱动需求。您的问题是是否有晶圆级封装和面板级封装，以及英特尔是否计划转向面板级封装。英特尔多年来一直积极参与扇出封装计划，我们将继续评估需求是否会促使我们考虑 FOPLP 型封装。英特尔目前有能力做到这一点，主要取决于市场情况是否希望我们从晶圆转向面板。这是我们必须回答的问题，而且我相信这样的问题还会不断出现。我们将继续在这一领域积极研发，重要的是推动任何类型封装技术的特征尺寸改进，无论是在晶圆上还是在面板上；我相信市场会为我们做出决定。

摩尔定律逐渐褪色，SiP封装技术被提出作为半导体封装的新突破。服务器中的 CPU 和 FPGA 也需要高端 SiP。 Intel如何看待SiP封装技术？ Intel会在这个领域布局吗？此外，Intel的EMIB、CO-EMIB和Foveros技术是否可以被视为系统级封装技术？

我相信系统级封装（SiP）集成肯定会继续下去。 SiP技术包括2D、2.5D和3D架构。有时人们认为系统级封装是3D异构集成的一部分，但实际上并非如此。系统级封装强调系统的有效性。 EMIB、CO-EMIB 和 Foveros 技术都有助于形成系统级封装的一部分。系统级封装强调系统在包内的实现。当我们创建 Curie 模块时，我们在包中实现系统。系统级封装集成可以包含许多不同的东西并完成系统的功能。显然，2D、2.5D和3D都是系统级封装的潜在实现方法。

在布局先进封装方面，晶圆代工厂、IDM、无晶圆厂公司、EDA工具厂商等纷纷加入，这些不同类型的公司对于“先进封装”的理解会不会存在显着差异？先进封装与传统封装之间是否有明确的界限？

从传统封装到先进封装，是一个连续体还是有一个明确的界限？我相信“先进封装”一词意味着它是技术进步的连续体。我不确定先进包装和传统包装之间是否有明显的区别。之所以有先进封装这个词，是因为我们需要堆叠芯片并互连它们，这是对EDA工具的新要求，而不是传统上将芯片放在有机封装上，这是传统EDA工具需要处理的。现在我们有了额外的层，额外的3D维度，我们需要在此基础上进行优化。我们面临的事实是，随着先进封装的不断发展，我们的EDA工具将变得更加复杂，需要整个生态系统将一切整合在一起并进行优化，并为我们带来更好的性能。

在我的新书《基于SiP技术的微系统》中，我提出了一个新概念：功能密度定律，它根据每单位体积的功能单元（Function UNIT）的数量来评估电子系统的发展。它将判断标准从晶圆平面上的摩尔定律转移到电子系统空间，从三维角度评价电子系统的集成度。您对此有何看法？

如果您询问从 3D 角度测量电子系统集成水平的概念，我认为这是量化您提供的概念的一个非常好的方法。我相信我们的机会在于为工程师和新技术提供每立方毫米更多的功能。所以，我真的很喜欢你提出的概念。我们知道存在三维空间，并且我们可以在三维空间中开始更多的探索。我觉得这是一种思维方式，我非常欣赏这种思维方式。

传统封装的主要功能是芯片保护、规模扩展和电气连接。除此之外，先进的封装还增加了一些功能和特性。我的理解是，提高功能密度、缩短互连长度、进行系统重构是先进封装的三个重要新特征。您对此有何看法？

你提到的这些我都明白，我感兴趣的是“体制改革”这个词的含义。在这个异构时代，当我们采用不同的工艺流程，重新组合芯片时，系统重组是指如何重新组合芯片，以最小化面积开销、功耗，并获得良好的散热性能。因此，我的理解是，系统重构就是如何重新组合芯片，获得最佳的性能、最小的面积开销和低功耗。通过系统重组，我们可以更好地重新组合来自不同工艺节点的芯片，最大限度地减少所需的开销，并在每立方毫米上实现更多功能。

当我们谈论异构计算时，我们是指CPU、GPU、FPGA等架构的差异化，还是指利用异构集成形成先进封装？

我不确定是否可以明确区分。正是因为我们将这些不同的流程节点组合起来以驱动这种持续的统一，所以我们将其称为包装。所以，它们是在一起的，我们并没有真正将它们解耦。为了实现这一目标，所有这些不同的流程优化和协作正在推动我们的先进封装并创建这种异构集成。

英特尔的混合键合技术和其他先进集成封装技术目前是否存在局限性？未来将如何解决这些问题？

进行混合接合的方法有多种，包括晶圆到晶圆 WoW 和芯片到晶圆 CoW。总体而言，业界仍在努力提高量产技术的成熟度。行业需要努力推动芯片到晶圆混合键合以实现大规模生产。这就是我们这个行业所处的阶段。另一个关键方面是清洁度。毫无疑问，混合键合是一种物理技术，键合过程中必须保持高清洁度。我们在室温下进行此操作，这是混合键合的优势。但是，它必须保持非常非常干净，这与传统包装所要求的清洁度不同。采用这些先进封装技术时必须注意清洁问题。

您认为未来会出现新的包装情况吗？

我认为这将是极端的异构集成。我相信先进的封装技术将继续最小化特征尺寸。正如我之前所描述的，以chiplet的形式将小型独立IP整合在一起是先进封装发展的方向。极端异构集成是先进封装技术的未来趋势。

总之，

通过与英特尔院士Johanna Swan的深入沟通和交流，我们可以得出以下结论：

未来的先进封装，互连的密度将会增加，互连接口的凸起之间的间距将缩小到10um以下，每平方毫米的凸起数量将超过10,000个。

混合键合技术广泛应用于高密度先进封装。在混合键合中，没有突起，除了金属键合之外，硅体也键合在一起。硅片之间没有间隙，无需填胶。由于硅本身是良好的热导体，因此它还具有更好的散热性能。此外，英特尔的混合键合技术和台积电的SoIC技术有着惊人的相似之处。

从Intel的技术路线图中我们可以看到，先进封装不仅会走向更高密度，而且会注重集成的灵活性。 Co-EMIB和ODI就体现了这一特点。

从SoC到SiP再到小芯片，电子集成越来越注重高效率、低缺陷率和高可重用性。

英特尔对每立方毫米功能最大化的追求与我的新书中描述的功能密度定律的概念一致，该定律评估每单位体积的功能量。这种相似性证实了函数密度定律的正确性。

集成电路制造和封装测试逐渐融合，包括生产和设计方面，带来挑战和更多合作机会。

极端异构集成仍然是先进封装的方向和未来趋势。

最后，我谨代表我自己和广大读者，向Intel和Swan院士表示感谢！希望以后有机会进一步交流和学习。