ต่อจาก "ทุกอย่างเกี่ยวกับเทคโนโลยีบรรจุภัณฑ์ขั้นสูงของ Intel (ตอนที่ 1)" 

ต่อไป ฉันจะแบ่งปันเนื้อหาบนแกนความสามารถในการปรับขนาด (Z) ซึ่งแสดงด้วยแกน Z ในรูปที่ 1 เทคโนโลยี Co-EMIB ตั้งอยู่ภายในควอแดรนท์นี้ เทคโนโลยี Co-EMIB ผสมผสานเทคโนโลยี 2D และ 3D โดยใช้การผสมผสานระหว่าง EMIB และ Foveros เพื่อให้เกิดความสามารถในการขยายขนาด ด้วย Co-EMIB เราสามารถใส่ชิปมากกว่า 40 ตัวลงในแพ็คเกจเดียวได้

สถาปัตยกรรม Co-EMIB ใช้การเชื่อมต่อที่มีความหนาแน่นสูงระหว่างชิปคู่หูและชิปแบบเรียงซ้อน ช่วยให้สามารถเชื่อมต่อระหว่างกันได้หลากหลายยิ่งขึ้น รูปด้านล่างแสดงให้เห็นว่าสามารถวาง HBM ร่วมกับ Foveros หรืออาจมีชิปคู่หูที่แตกต่างกันก็ได้

สิ่งนี้มีประโยชน์มากสำหรับเราเพราะสามารถลดจำนวน TSV ที่ชิปตัวล่าง ซึ่งช่วยให้เราสามารถจ่ายไฟให้กับชิปตัวบนได้โดยตรง นี่เป็นการเพิ่มประสิทธิภาพอีกประการหนึ่งที่ช่วยให้สามารถปรับแต่งได้อย่างครอบคลุมสำหรับลูกค้าผ่านการเพิ่มเทคโนโลยี ODI ข้างต้นคือแผนการวิจัยและพัฒนาตลอดจนผลการวิจัยล่าสุดในด้านบรรจุภัณฑ์ขั้นสูงที่ Intel แบ่งปัน

ขอบคุณมากสำหรับการแบ่งปันที่ยอดเยี่ยมจากนักวิชาการ Johanna Swan โดยส่วนตัวแล้วฉันรู้สึกได้รับประโยชน์อย่างมาก และเชื่อว่าผู้อ่านจะมีประสบการณ์ที่คล้ายกัน ด้วยการแบ่งปันเทคโนโลยีจาก Intel ทำให้ฉันเข้าใจเทคโนโลยีอย่าง EMIB, Foveros, Chiplet, Co-EMIB และ ODI อย่างลึกซึ้งยิ่งขึ้น และได้เรียนรู้เพิ่มเติมเกี่ยวกับเทคโนโลยี Hybrid Bonding และ Self-Assembly ต่อไปผมอยากจะถามนักวิชาการหงส์เกี่ยวกับประเด็นร้อนบ้าง

Chiplets ซึ่งเราเรียกอีกอย่างว่าไทล์นั้นมีความสำคัญสำหรับบรรจุภัณฑ์การเชื่อมต่อระหว่างกัน เนื่องจากทำให้เราได้รับ IP อิสระขนาดเล็ก เมื่อเรามี IP อิสระแล้ว เราก็สามารถผสม IP เหล่านั้นในผลิตภัณฑ์จำนวนมากที่สามารถนำกลับมาใช้ซ้ำได้สูงมาก เราสามารถปรับแต่งผลิตภัณฑ์ที่รวมอยู่ในบรรจุภัณฑ์ได้อย่างละเอียดตามความต้องการของเรา ฉันเชื่อว่าการปรับแต่งเป็นเหตุผลที่แท้จริงในการบรรลุขั้นต่อไปของการบูรณาการที่ต่างกัน ดังนั้นการรับ IP จากโหนดกระบวนการที่แตกต่างกันและบูรณาการเข้ากับกระบวนการหรือโหนดที่แตกต่างกันต่างกันจึงสามารถเปิดใช้งานการปรับแต่งเชิงลึกสำหรับลูกค้าได้

ปัจจุบันวิธีการติดจากแผ่นเวเฟอร์เป็นแผ่นเวเฟอร์ (WoW) อยู่ระหว่างการพัฒนา Intel วางตำแหน่งตัวเองในวิธีการเชื่อมโยงนี้อย่างไร

เทคโนโลยีการเชื่อมระหว่างเวเฟอร์กับเวเฟอร์ (WoW) อยู่ระหว่างการพัฒนาอย่างแน่นอน เมื่อพิจารณาถึงการเชื่อมโยงกันของผลิตภัณฑ์ ปัจจุบันมีสองวิธี: เทคโนโลยีการเชื่อมระหว่างเวเฟอร์กับเวเฟอร์ (WoW) และเทคโนโลยีการเชื่อมระหว่างชิปกับเวเฟอร์ (CoW) ฉันเชื่อว่าเทคโนโลยีการเชื่อมระหว่างเวเฟอร์เป็นเวเฟอร์ (WoW) และชิปเป็นเวเฟอร์ (CoW) มีความสำคัญ ขึ้นอยู่กับผลิตภัณฑ์ของคุณ ตัวอย่างเช่น สำหรับการซ้อนหน่วยความจำ เราจะเห็นผู้เล่นในอุตสาหกรรมที่ใช้การเชื่อมเวเฟอร์กับเวเฟอร์ในปัจจุบัน นอกจากนี้ อุตสาหกรรมยังดำเนินการเกี่ยวกับการเชื่อมระหว่างชิปกับเวเฟอร์ ซึ่งนำเสนอความท้าทายเฉพาะบางประการที่แตกต่างจากการเชื่อมระหว่างเวเฟอร์กับเวเฟอร์ แต่ทั้งสองอย่างมีความสำคัญ นอกจากนี้ เทคโนโลยีการเชื่อมแบบไฮบริดยังสามารถนำไปใช้กับเทคโนโลยีการเชื่อมแบบเวเฟอร์เป็นเวเฟอร์ (WoW) และแบบชิปเป็นเวเฟอร์ (CoW)

เทคโนโลยีบูรณาการ 2.5D และ 3D อยู่ที่ไหนในปัจจุบัน ปัจจุบันตลาดนำเสนอการผสมผสานระหว่างบรรจุภัณฑ์ 2.5D และ 3D Intel มีมุมมองต่อแนวโน้มนี้อย่างไร

เทคโนโลยีบูรณาการ 2.5D และ 3D กำลังพัฒนาอย่างรวดเร็ว และฉันเชื่อว่าแนวโน้มนี้จะดำเนินต่อไป นอกจากนี้ โอกาสและข้อได้เปรียบในการสร้างความแตกต่างที่นำมาสู่ผลิตภัณฑ์ตามแนวโน้มนี้มีความสำคัญอย่างยิ่ง Co-EMIB ของ Intel เป็นเทคโนโลยีที่คล้ายคลึงกับการผสมผสานระหว่าง 2.5D และ 3D ซึ่งทำให้ผลิตภัณฑ์เช่น Ponte Vecchio ของ Intel เป็นไปได้ ท้ายที่สุดแล้ว โอกาสของเราคือการจัดหาหน่วยต่อลูกบาศก์มิลลิเมตรให้ได้มากที่สุด และบรรลุฟังก์ชันการทำงานสูงสุดต่อลูกบาศก์มิลลิเมตร บรรจุภัณฑ์ขั้นสูงจะยังคงย่อขนาดและย่อขนาดต่อไป เพื่อให้เราสามารถบรรลุฟังก์ชันการทำงานสูงสุดต่อลูกบาศก์มิลลิเมตร

นอกจากนี้ยังมีบริษัททดสอบและบรรจุภัณฑ์เซมิคอนดักเตอร์หลายแห่งในจีน และส่วนแบ่งการตลาดก็ค่อยๆ ขยายตัว อย่างไรก็ตามระดับความก้าวหน้าทางเทคโนโลยีในปัจจุบันยังไม่ถึงระดับของ Intel และ Samsung อะไรคือเหตุผลที่ทำให้ Intel เป็นผู้นำในด้านเทคโนโลยีการบรรจุและการทดสอบ? คุณคิดว่าการวิจัยและพัฒนาเทคโนโลยีบรรจุภัณฑ์และการทดสอบของจีนสามารถปรับปรุงได้อย่างไร

โดยทั่วไป กุญแจสำคัญในการตระหนักถึงปัจจัยสร้างความแตกต่างในบรรจุภัณฑ์คือลูกค้า เรามุ่งมั่นที่จะให้บริการลูกค้าของเรามาโดยตลอดและนำเสนอโซลูชั่นที่เป็นเอกลักษณ์แก่พวกเขา ซึ่งยังได้ขับเคลื่อนเทคโนโลยีบรรจุภัณฑ์ขั้นสูงที่เรามุ่งเน้นอีกด้วย ดังนั้นผมจึงเชื่อว่าโอกาสอยู่ที่ความจริงที่ว่าในขณะที่เรายังคงให้บริการลูกค้าต่อไป ความต้องการผลิตภัณฑ์ของพวกเขาก็เปลี่ยนแปลงไปด้วย ซึ่งเป็นเหตุผลที่แท้จริงที่ผลักดันให้เกิดการเปลี่ยนแปลงในบรรจุภัณฑ์ ผมเชื่อว่าคำตอบสำหรับคำถามนี้คือเทคโนโลยีจะมา และความก้าวหน้าทางเทคโนโลยีเหล่านี้จะปรากฏขึ้นเมื่อความต้องการที่แตกต่างของลูกค้าของเราพัฒนาขึ้น ดังนั้นการคว้าโอกาสนี้จะเป็นประโยชน์ในการปรับปรุงการวิจัยและพัฒนาเทคโนโลยีบรรจุภัณฑ์และการทดสอบ

ในอดีต บริษัทผู้ผลิตเซมิคอนดักเตอร์และบรรจุภัณฑ์เซมิคอนดักเตอร์แยกจากกัน ขณะนี้โรงงานผลิตชิปหลายแห่งกำลังพยายามพัฒนาเทคโนโลยีบรรจุภัณฑ์และการทดสอบเซมิคอนดักเตอร์ ดังนั้นฉันจึงอยากทราบการคาดการณ์ของคุณเกี่ยวกับแนวโน้มในอนาคตของการผลิตเซมิคอนดักเตอร์และการทดสอบบรรจุภัณฑ์เซมิคอนดักเตอร์ พวกเขาจะผสานหรือพัฒนาไปสู่โหมดอยู่ร่วมกันหรือไม่?

นี่เป็นคำถามที่ดีมาก! นี่คือสิ่งที่ทำให้บรรจุภัณฑ์ขั้นสูงน่าตื่นเต้น เพราะเมื่อเราพูดถึงพันธะไฮบริดขนาด 10 ไมครอน เราจะเห็นว่าโลกทั้งสองนี้กำลังหลอมรวมกัน ฉันได้เริ่มศึกษาคุณลักษณะของชั้นโลหะที่เราใช้ซึ่งมีขนาดคุณสมบัติต่ำกว่า 10 ไมครอน เช่น 4 ไมครอน ขณะนี้ ขนาดฟีเจอร์สำหรับการเชื่อมต่อระหว่างโลหะบนเวเฟอร์และขนาดฟีเจอร์ที่เรากำลังสร้างเมื่อรวมชิปเหล่านี้เข้าด้วยกันโดยเป็นส่วนหนึ่งของบรรจุภัณฑ์ค่อนข้างสอดคล้องกัน ดังนั้นการผลิตชิปและการทดสอบบรรจุภัณฑ์จึงถูกรวมเข้าด้วยกัน เนื่องจากขนาดกระบวนการใกล้เคียงกัน ซึ่งกลายเป็นจุดที่สำคัญและน่าสนใจสำหรับนวัตกรรม โรงงานเวเฟอร์แบบดั้งเดิมใช้เทคโนโลยีการบรรจุและการทดสอบ และสร้างพื้นที่ใหม่ในบรรจุภัณฑ์ขั้นสูง ฉันเชื่อว่าการผลิตเซมิคอนดักเตอร์และการทดสอบบรรจุภัณฑ์จะค่อยๆ มารวมกัน

ในกลยุทธ์ IDM 2.0 บรรจุภัณฑ์ขั้นสูงมีบทบาทอย่างไร เทคโนโลยีบรรจุภัณฑ์ขั้นสูงของ Intel จะเปิดให้ธุรกิจโรงหล่อในอนาคตเต็มรูปแบบหรือไม่ Intel มีแผนสำหรับบรรจุภัณฑ์ขั้นสูงหลัง IDM 2.0 อย่างไร

ฉันเชื่อว่าส่วนแรกของคำถามเกี่ยวกับบทบาทของบรรจุภัณฑ์ขั้นสูงใน IDM 2.0 ก็คือ มันจะมีบทบาทสำคัญมากเพราะเป็นปัจจัยสร้างความแตกต่างที่สำคัญ เราจะมีลูกค้าจำนวนมากที่มีความต้องการที่แตกต่างกัน และบรรจุภัณฑ์ขั้นสูงจะช่วยให้เราปรับแต่งตามความต้องการเหล่านี้ได้ ทำให้เป็นเรื่องที่สำคัญมาก สามารถมั่นใจได้ว่าลูกค้าของโรงหล่อของ Intel จะสามารถใช้เทคโนโลยีล้ำสมัยของเราได้ เราจะนำเสนอเทคโนโลยีบรรจุภัณฑ์ขั้นสูงที่ได้รับการพัฒนาแล้ว รวมถึง 2D, 2.5D และ 3D และมอบเทคโนโลยีเหล่านี้ให้กับลูกค้าโรงหล่อของเราเพื่อตอบสนองความต้องการเฉพาะของพวกเขา การได้รับเทคโนโลยีเหล่านี้ถือเป็นสิ่งสำคัญมากสำหรับลูกค้าในการตอบสนองความต้องการผลิตภัณฑ์เฉพาะของตน และเทคโนโลยีเหล่านี้ยังสามารถขยายออกไปเพื่อตอบสนองความต้องการในระดับที่สูงกว่าได้

ในตลาดบรรจุภัณฑ์แบบกระจายในปัจจุบัน มีสองเส้นทางทางเทคนิค ได้แก่ FOWLP และ FOPLP เราทุกคนรู้ดีว่า Samsung กำลังพัฒนา FOPLP ฉันต้องการทราบว่า Intel มีแผนสำหรับเส้นทาง FOPLP หรือไม่

อยากจะบอกว่าเป็นเพราะปริมาณขับเคลื่อนความต้องการ คำถามของคุณคือมีบรรจุภัณฑ์ระดับแผ่นเวเฟอร์และบรรจุภัณฑ์ระดับแผงหรือไม่ และ Intel วางแผนที่จะก้าวไปสู่บรรจุภัณฑ์ระดับแผงหรือไม่ Intel มีส่วนร่วมอย่างแข็งขันในแผนการบรรจุภัณฑ์แบบ Fan-Out มาหลายปีแล้ว และเราจะประเมินต่อไปว่าความต้องการจะกระตุ้นให้เราพิจารณาบรรจุภัณฑ์ประเภท FOPLP หรือไม่ ปัจจุบัน Intel มีความสามารถในการทำเช่นนี้ และส่วนใหญ่ขึ้นอยู่กับว่าสภาวะตลาดต้องการให้เราเปลี่ยนจากเวเฟอร์ไปใช้แผงหรือไม่ นี่เป็นคำถามที่เราต้องตอบ และฉันเชื่อว่าคำถามดังกล่าวจะยังคงเกิดขึ้นต่อไป เราจะทำการวิจัยและพัฒนาอย่างแข็งขันในสาขานี้ต่อไป และเป็นสิ่งสำคัญที่จะต้องผลักดันให้มีการปรับปรุงขนาดคุณสมบัติในเทคโนโลยีบรรจุภัณฑ์ทุกประเภท ไม่ว่าจะทำบนแผ่นเวเฟอร์หรือแผง ผมเชื่อว่าตลาดจะตัดสินใจแทนเรา

Moores Law ค่อยๆ จางหายไป และเทคโนโลยีบรรจุภัณฑ์ SiP ได้รับการเสนอให้เป็นความก้าวหน้าครั้งใหม่ในบรรจุภัณฑ์เซมิคอนดักเตอร์ CPU และ FPGA ในเซิร์ฟเวอร์ยังต้องการ SiP ระดับสูงอีกด้วย Intel มองเทคโนโลยีบรรจุภัณฑ์ SiP อย่างไร Intel จะวางแนวทางในด้านนี้หรือไม่? นอกจากนี้ เทคโนโลยี EMIB, CO-EMIB และ Foveros ของ Intel สามารถถือเป็นเทคโนโลยีบรรจุภัณฑ์ระดับระบบได้หรือไม่

ฉันเชื่อว่าการรวมระบบในแพ็คเกจ (SiP) จะดำเนินต่อไปอย่างแน่นอน เทคโนโลยี SiP ประกอบด้วยสถาปัตยกรรม 2D, 2.5D และ 3D บางครั้งผู้คนคิดว่าบรรจุภัณฑ์ระดับระบบเป็นส่วนหนึ่งของการบูรณาการ 3D ที่แตกต่างกัน แต่ในความเป็นจริงแล้ว ไม่เพียงเท่านั้น บรรจุภัณฑ์ระดับระบบเน้นย้ำถึงประสิทธิภาพของระบบ เทคโนโลยี EMIB, CO-EMIB และ Foveros ล้วนมีส่วนช่วยในการเป็นส่วนหนึ่งของบรรจุภัณฑ์ระดับระบบ บรรจุภัณฑ์ระดับระบบเน้นการนำระบบไปใช้ภายในบรรจุภัณฑ์ เมื่อเราสร้างโมดูล Curie เราจะนำระบบไปใช้ภายในแพ็คเกจ การรวมระบบในแพ็คเกจสามารถรวมสิ่งต่าง ๆ มากมายและทำให้การทำงานของระบบสมบูรณ์ เห็นได้ชัดว่า 2D, 2.5D และ 3D ล้วนเป็นวิธีการนำไปใช้ที่เป็นไปได้สำหรับการบรรจุระดับระบบ

เมื่อพูดถึงเลย์เอาต์ของบรรจุภัณฑ์ขั้นสูง โรงหล่อเวเฟอร์ IDM บริษัท fabless ผู้จำหน่ายเครื่องมือ EDA ฯลฯ ได้เข้าร่วมทั้งหมดแล้ว จะมีความแตกต่างอย่างมีนัยสำคัญในความเข้าใจเกี่ยวกับ "บรรจุภัณฑ์ขั้นสูง" ในบริษัทประเภทต่างๆ เหล่านี้หรือไม่ มีขอบเขตที่ชัดเจนระหว่างบรรจุภัณฑ์ขั้นสูงและบรรจุภัณฑ์แบบดั้งเดิมหรือไม่?

จากบรรจุภัณฑ์แบบดั้งเดิมไปจนถึงบรรจุภัณฑ์ขั้นสูง มันเป็นความต่อเนื่องหรือมีขอบเขตที่ชัดเจนหรือไม่? ฉันเชื่อว่าคำว่า "บรรจุภัณฑ์ขั้นสูง" มีความหมายว่าเป็นความต่อเนื่องของความก้าวหน้าทางเทคโนโลยี ฉันไม่แน่ใจว่ามีความแตกต่างที่ชัดเจนระหว่างบรรจุภัณฑ์ขั้นสูงและบรรจุภัณฑ์แบบดั้งเดิมหรือไม่ เหตุผลที่มีคำว่าบรรจุภัณฑ์ขั้นสูงก็คือ เราจำเป็นต้องซ้อนชิปและเชื่อมต่อเข้าด้วยกัน ซึ่งเป็นข้อกำหนดใหม่สำหรับเครื่องมือ EDA แทนที่จะวางชิปแบบดั้งเดิมบนบรรจุภัณฑ์ออร์แกนิก ซึ่งเป็นสิ่งที่เครื่องมือ EDA แบบดั้งเดิมจำเป็นต้องจัดการ ตอนนี้เรามีเลเยอร์เพิ่มเติม มิติ 3 มิติเพิ่มเติม และเราจำเป็นต้องปรับให้เหมาะสมบนพื้นฐานนี้ เรากำลังเผชิญกับความจริงที่ว่าในขณะที่บรรจุภัณฑ์ขั้นสูงยังคงมีการพัฒนาอย่างต่อเนื่อง เครื่องมือ EDA ของเราก็จะซับซ้อนมากขึ้นและต้องใช้ระบบนิเวศทั้งหมดเพื่อรวบรวมทุกอย่างเข้าด้วยกันและปรับให้เหมาะสม และนำประสิทธิภาพที่ดีขึ้นมาให้เรา

ในหนังสือเล่มใหม่ของฉัน "Microsystems ที่อิงจากเทคโนโลยี SiP" ฉันเสนอแนวคิดใหม่: กฎความหนาแน่นของฟังก์ชัน ซึ่งประเมินการพัฒนาระบบอิเล็กทรอนิกส์ตามจำนวนหน่วยการทำงาน (หน่วยฟังก์ชัน) ต่อหน่วยปริมาตร โดยจะเปลี่ยนมาตรฐานการตัดสินจากกฎของมัวร์บนระนาบเวเฟอร์ไปเป็นพื้นที่ของระบบอิเล็กทรอนิกส์ โดยประเมินระดับการรวมระบบอิเล็กทรอนิกส์จากมุมมองสามมิติ คุณมองสิ่งนี้อย่างไร?

หากคุณกำลังถามเกี่ยวกับแนวคิดในการวัดระดับการรวมระบบอิเล็กทรอนิกส์จากมุมมอง 3 มิติ ฉันคิดว่านี่เป็นวิธีที่ดีมากในการวัดปริมาณแนวคิดที่คุณให้ไว้ ฉันเชื่อว่าโอกาสของเราอยู่ที่การมอบฟังก์ชันการทำงานต่อลูกบาศก์มิลลิเมตรให้กับวิศวกรและเทคโนโลยีใหม่ๆ มากขึ้น ฉันชอบแนวคิดที่คุณนำเสนอมาก เรารู้ว่ามีพื้นที่สามมิติ และเราสามารถเริ่มสำรวจเพิ่มเติมในพื้นที่สามมิติได้ ฉันคิดว่านี่เป็นวิธีคิด และฉันก็ซาบซึ้งกับความคิดแบบนี้มาก

หน้าที่หลักของบรรจุภัณฑ์แบบดั้งเดิมคือการป้องกันเศษ การขยายขนาด และการเชื่อมต่อทางไฟฟ้า ยิ่งไปกว่านั้น บรรจุภัณฑ์ขั้นสูงยังเพิ่มฟังก์ชันและคุณสมบัติบางอย่างอีกด้วย ความเข้าใจของฉันคือการเพิ่มความหนาแน่นของฟังก์ชัน การลดความยาวของการเชื่อมต่อ และการปรับโครงสร้างระบบเป็นคุณสมบัติใหม่ที่สำคัญสามประการของบรรจุภัณฑ์ขั้นสูง คุณมองสิ่งนี้อย่างไร?

ฉันเข้าใจประเด็นที่คุณพูดถึง และสิ่งที่ฉันสนใจคือความหมายของคำว่า "การปรับโครงสร้างระบบ" ในยุคของความหลากหลายนี้ เมื่อเรานำกระบวนการไหลที่แตกต่างกันและชิปที่รวมเข้าด้วยกันใหม่ การปรับโครงสร้างระบบหมายถึงวิธีการรวมชิปใหม่เพื่อลดค่าใช้จ่ายในพื้นที่ การใช้พลังงาน และบรรลุประสิทธิภาพการระบายความร้อนที่ดี ดังนั้น ความเข้าใจของฉันคือการปรับโครงสร้างระบบหมายถึงวิธีการรวมชิปใหม่และให้ได้ประสิทธิภาพสูงสุด ค่าใช้จ่ายในพื้นที่น้อยที่สุด และการใช้พลังงานต่ำ ด้วยการปรับโครงสร้างใหม่ เราสามารถรวมชิปจากโหนดกระบวนการที่แตกต่างกันได้ดีขึ้น ลดค่าใช้จ่ายที่จำเป็นให้เหลือน้อยที่สุด และได้ฟังก์ชันการทำงานต่อลูกบาศก์มิลลิเมตรมากขึ้น

เมื่อเราพูดถึงการประมวลผลแบบต่างกัน เรากำลังหมายถึงความแตกต่างของ CPU, GPU, FPGA และสถาปัตยกรรมอื่นๆ หรือเรากำลังหมายถึงการใช้การรวมแบบต่างกันเพื่อสร้างบรรจุภัณฑ์ขั้นสูง

ฉันไม่แน่ใจว่าฉันสามารถแยกแยะได้ชัดเจนหรือไม่ เป็นเพราะเรากำลังรวมโหนดกระบวนการต่างๆ เหล่านี้เข้าด้วยกันเพื่อขับเคลื่อนความสามัคคีอย่างต่อเนื่องที่เราเรียกว่าบรรจุภัณฑ์ ดังนั้นพวกเขาจึงอยู่ด้วยกันและเราไม่ได้แยกพวกเขาออกจากกันจริงๆ เพื่อให้บรรลุเป้าหมายนี้ การเพิ่มประสิทธิภาพกระบวนการและการทำงานร่วมกันที่แตกต่างกันทั้งหมดเหล่านี้กำลังขับเคลื่อนบรรจุภัณฑ์ขั้นสูงของเราและสร้างการบูรณาการที่แตกต่างกันนี้

เทคโนโลยี Hybrid Bonding ของ Intel และเทคโนโลยีบรรจุภัณฑ์รวมขั้นสูงอื่นๆ มีข้อจำกัดในปัจจุบันหรือไม่ สิ่งเหล่านี้จะได้รับการแก้ไขอย่างไรในอนาคต?

มีหลายวิธีในการทำพันธะแบบไฮบริด รวมถึง WoW จากเวเฟอร์เป็นเวเฟอร์ และ CoW จากชิปเป็นเวเฟอร์ โดยรวมแล้ว อุตสาหกรรมยังคงทำงานเพื่อปรับปรุงความสมบูรณ์ของเทคโนโลยีสำหรับการผลิตจำนวนมาก ความพยายามของอุตสาหกรรมมีความจำเป็นในการขับเคลื่อนพันธะไฮบริดระหว่างชิปกับเวเฟอร์เพื่อให้ได้การผลิตจำนวนมาก นี่คือขั้นตอนที่อุตสาหกรรมของเราอยู่ สิ่งสำคัญอีกประการหนึ่งคือความสะอาด ไม่ต้องสงสัยเลยว่า Hybrid Bonding เป็นเทคโนโลยีทางกายภาพ และในระหว่างกระบวนการติด จะต้องรักษาความสะอาดในระดับสูงไว้ เรากำลังทำเช่นนี้ที่อุณหภูมิห้อง ซึ่งเป็นข้อดีของการเชื่อมแบบไฮบริด อย่างไรก็ตาม จะต้องรักษาความสะอาดให้มาก ซึ่งแตกต่างจากความสะอาดที่กำหนดในบรรจุภัณฑ์แบบเดิมๆ ต้องใส่ใจกับปัญหาความสะอาดเมื่อนำเทคโนโลยีบรรจุภัณฑ์ขั้นสูงเหล่านี้มาใช้

คุณเชื่อหรือไม่ว่าสถานการณ์บรรจุภัณฑ์ใหม่จะเกิดขึ้นในอนาคต เพราะเหตุใด

ฉันคิดว่ามันจะเป็นการบูรณาการที่ต่างกันสุดขั้ว ฉันเชื่อว่าเทคโนโลยีบรรจุภัณฑ์ขั้นสูงจะยังคงลดขนาดคุณสมบัติให้เหลือน้อยที่สุด ตามที่ฉันได้อธิบายไว้ก่อนหน้านี้ การนำ IP อิสระขนาดเล็กมารวมกันในรูปแบบของชิปเล็ตเป็นทิศทางของการพัฒนาบรรจุภัณฑ์ขั้นสูง การบูรณาการที่ต่างกันอย่างมากคือแนวโน้มในอนาคตของเทคโนโลยีบรรจุภัณฑ์ขั้นสูง

สรุปได้ว่า

ด้วยการสื่อสารเชิงลึกและการแลกเปลี่ยนกับนักวิชาการของ Intel Johanna Swan เราสามารถสรุปได้ดังต่อไปนี้:

ในอนาคตของบรรจุภัณฑ์ขั้นสูง ความหนาแน่นของการเชื่อมต่อระหว่างกันจะเพิ่มขึ้น ระยะห่างระหว่างส่วนที่ยื่นออกมาสำหรับอินเทอร์เฟซที่เชื่อมต่อถึงกันจะลดลงเหลือต่ำกว่า 10um และจำนวนส่วนที่ยื่นออกมาต่อตารางมิลลิเมตรจะเกิน 10,000

เทคโนโลยี Hybrid Bonding ถูกนำมาใช้กันอย่างแพร่หลายในบรรจุภัณฑ์ขั้นสูงที่มีความหนาแน่นสูง ในการเชื่อมแบบไฮบริดนั้น ไม่มีการยื่นออกมา และนอกจากการเชื่อมโลหะแล้ว ตัวซิลิกอนจะเชื่อมติดกัน ไม่มีช่องว่างระหว่างชิปซิลิกอนและไม่จำเป็นต้องเติมกาว อีกทั้งยังมีประสิทธิภาพในการกระจายความร้อนได้ดีกว่า เนื่องจากตัวซิลิคอนเองเป็นตัวนำความร้อนที่ดี นอกจากนี้ เทคโนโลยี Hybrid Bonding ของ Intel และเทคโนโลยี TSMC-SoIC มีความคล้ายคลึงกันอย่างเห็นได้ชัด

จากแผนงานด้านเทคโนโลยีของ Intel เราจะเห็นได้ว่าบรรจุภัณฑ์ขั้นสูงไม่เพียงแต่จะก้าวไปสู่ความหนาแน่นที่สูงขึ้นเท่านั้น แต่ยังมุ่งเน้นไปที่ความยืดหยุ่นในการบูรณาการอีกด้วย Co-EMIB และ ODI รวบรวมคุณลักษณะนี้ไว้

ตั้งแต่ SoC ไปจนถึง SiP และชิปเล็ต การบูรณาการทางอิเล็กทรอนิกส์มุ่งเน้นไปที่ประสิทธิภาพสูง อัตราข้อบกพร่องต่ำ และการนำกลับมาใช้ใหม่ได้สูงมากขึ้น

การแสวงหาฟังก์ชันการทำงานสูงสุดต่อลูกบาศก์มิลลิเมตรของ Intel สอดคล้องกับแนวคิดที่อธิบายว่าเป็นกฎความหนาแน่นของฟังก์ชันในหนังสือเล่มใหม่ของฉัน ซึ่งประเมินปริมาณฟังก์ชันต่อปริมาตรหน่วย ความคล้ายคลึงกันนี้เป็นการยืนยันความถูกต้องของกฎความหนาแน่นของฟังก์ชัน

การผลิตวงจรรวมและการทดสอบบรรจุภัณฑ์กำลังค่อยๆ ผสานกัน ซึ่งรวมถึงทั้งด้านการผลิตและการออกแบบ นำมาซึ่งความท้าทายและโอกาสมากขึ้นสำหรับการทำงานร่วมกัน

การบูรณาการที่ต่างกันอย่างมากยังคงเป็นทิศทางและแนวโน้มในอนาคตของบรรจุภัณฑ์ขั้นสูง

สุดท้ายนี้ ในนามของตัวฉันและผู้อ่าน ฉันขอแสดงความขอบคุณต่อ Intel และนักวิชาการ Swan! ฉันหวังว่าจะมีโอกาสในการสื่อสารและการเรียนรู้เพิ่มเติมในอนาคต