Continuación de "Todo sobre la tecnología de embalaje avanzada de Intel (Parte I)" 

A continuación, compartiré el contenido sobre el eje de escalabilidad (Z), representado por el eje Z en la Figura 1. La tecnología Co-EMIB se encuentra dentro de este cuadrante. La tecnología Co-EMIB combina tecnologías 2D y 3D utilizando una combinación de EMIB y Foveros para lograr escalabilidad. Con Co-EMIB, podemos colocar más de 40 chips en un solo paquete.

La arquitectura Co-EMIB se basa en conexiones de alta densidad entre chips complementarios y chips apilados, lo que permite una gama más amplia de interconectividad. La siguiente figura muestra que HBM se puede colocar junto con Foveros o que pueden tener diferentes chips complementarios.

Esto es muy útil para nosotros porque puede reducir la cantidad de TSV en el chip inferior, lo que nos brinda la capacidad de alimentar directamente el chip superior. Esta es otra optimización que permite una personalización integral para los clientes mediante la adición de tecnología ODI. Arriba se muestra el plan de investigación y desarrollo, así como los últimos resultados de la investigación en el campo del empaquetado avanzado compartido por Intel.

Muchas gracias por el maravilloso intercambio de la académica Johanna Swan. Personalmente me siento muy beneficiado y creo que los lectores tendrán una experiencia similar. A través del intercambio de tecnología de Intel, obtuve una comprensión más profunda de tecnologías como EMIB, Foveros, Chiplet, Co-EMIB y ODI, y aprendí más sobre las tecnologías de unión híbrida y autoensamblaje. A continuación, me gustaría preguntarle al académico Swan sobre algunos temas candentes.

Los chiplets, a los que también nos referimos como mosaicos, son importantes para empaquetar interconexiones, ya que nos permiten obtener pequeñas IP independientes. Una vez que tengamos IP independientes, podremos mezclarlas en muchos productos con una reutilización muy alta. Podemos personalizar profundamente los productos integrados en el embalaje según nuestras necesidades. Creo que la personalización es la verdadera razón para lograr la siguiente etapa de integración heterogénea. Por lo tanto, obtener IP de diferentes nodos de proceso e integrarlas de manera heterogénea en diferentes procesos o nodos puede permitir una profunda personalización para los clientes.

Actualmente, se está desarrollando el método de unión de oblea a oblea (WoW). ¿Cómo se posiciona Intel en este método de vinculación?

De hecho, la tecnología de unión de oblea a oblea (WoW) está en desarrollo. Al considerar la interconexión de productos, actualmente existen dos métodos: tecnologías de unión de oblea a oblea (WoW) y de chip a oblea (CoW). Creo que tanto las tecnologías de unión de oblea a oblea (WoW) como de chip a oblea (CoW) son importantes, dependiendo de su producto. Por ejemplo, para el apilamiento de memoria, podemos ver que los actores de la industria utilizan la unión de oblea a oblea en la actualidad. La industria también está trabajando en la unión de chip a oblea, que presenta algunos desafíos únicos diferentes de la unión de oblea a oblea, pero ambos son importantes. Además, la tecnología de unión híbrida se puede aplicar tanto a tecnologías de unión de oblea a oblea (WoW) como de chip a oblea (CoW).

¿Dónde se encuentran actualmente las tecnologías de integración 2.5D y 3D? Actualmente, el mercado presenta una combinación de packaging 2.5D y 3D. ¿Cómo ve Intel esta tendencia?

Las tecnologías de integración 2.5D y 3D se están desarrollando rápidamente y creo que esta tendencia continuará. Además, las oportunidades y ventajas de diferenciación que esta tendencia aporta a los productos son cruciales. Co-EMIB de Intel es una tecnología similar a la combinación de 2.5D y 3D, que hace posibles productos como el Ponte Vecchio de Intel. En última instancia, nuestra oportunidad es proporcionar la mayor cantidad de unidades por milímetro cúbico y lograr la mayor funcionalidad por milímetro cúbico. Los envases avanzados seguirán miniaturizándose y reduciéndose de tamaño para que podamos lograr la máxima funcionalidad por milímetro cúbico.

También hay muchas empresas de pruebas y embalaje de semiconductores en China, y su participación de mercado se está expandiendo gradualmente. Sin embargo, el nivel de avance tecnológico actualmente no alcanza el nivel de Intel y Samsung. ¿A qué se debe la posición de liderazgo de Intel en tecnología de embalaje y pruebas? ¿Cómo cree que se puede mejorar la investigación y el desarrollo de tecnología de pruebas y embalaje en China?

En general, la clave para reconocer el factor de diferenciación en el packaging es el cliente. Siempre nos hemos esforzado por servir a nuestros clientes y brindarles soluciones únicas, lo que también ha impulsado las tecnologías de embalaje avanzadas en las que nos centramos. Por eso creo que la oportunidad radica en el hecho de que a medida que continuamos sirviendo a nuestros clientes, sus necesidades de productos también están evolucionando, que es la verdadera razón que impulsa la necesidad de una transformación en el embalaje. Creo que la respuesta a esta pregunta es que la tecnología vendrá, y estos avances tecnológicos aparecerán a medida que evolucionen las necesidades diferenciadas de nuestros clientes. Por lo tanto, aprovechar esta oportunidad será beneficioso para mejorar la investigación y el desarrollo de tecnología de prueba y embalaje.

En el pasado, las empresas de fabricación de semiconductores y las de embalaje de semiconductores estaban separadas. Ahora, muchas plantas de fabricación de chips están intentando desarrollar tecnologías de prueba y empaquetado de semiconductores. Por lo tanto, me gustaría conocer sus predicciones sobre las tendencias futuras de la fabricación de semiconductores y las pruebas de embalaje de semiconductores. ¿Se fusionarán o se convertirán en un modo coexistente?

¡Esta es una muy buena pregunta! Esto es exactamente lo que hace que los envases avanzados sean interesantes. Porque cuando hablamos de enlaces híbridos de 10 micras, vemos que estos dos mundos se están fusionando. He empezado a estudiar las características de las capas metálicas que estamos utilizando, que tienen tamaños de características inferiores a 10 micras, por ejemplo, 4 micras. Ahora, los tamaños de características para las interconexiones metálicas en oblea y los tamaños de características que estamos creando al juntar estos chips como parte del empaque son bastante consistentes. Por eso, la fabricación de chips y las pruebas de embalaje se están fusionando, ya que los tamaños de los procesos son similares, lo que se ha convertido en un lugar muy importante e interesante para la innovación. Las fábricas de obleas tradicionales están utilizando tecnologías de embalaje y prueba y están creando un área completamente nueva en embalaje avanzado. Creo que la fabricación de semiconductores y las pruebas de embalaje se unirán gradualmente.

En la estrategia IDM 2.0, ¿qué papel juega el packaging avanzado? ¿Las avanzadas tecnologías de empaquetado de Intel estarán completamente abiertas a futuros negocios de fundición? ¿Cuáles son los planes de Intel para el empaquetado avanzado después de IDM 2.0?

Creo que la primera parte de la pregunta sobre el papel del packaging avanzado en IDM 2.0 es que jugará un papel muy importante porque es un factor diferenciador crucial. Tendremos muchos clientes con diferentes requisitos y el embalaje avanzado nos ayudará a personalizarlo según estos requisitos, lo que lo convierte en un aspecto muy crítico. Podemos estar seguros de que los clientes de las fundiciones de Intel podrán utilizar nuestras tecnologías de vanguardia. Ofreceremos tecnologías de embalaje avanzadas que ya se han desarrollado, incluidas 2D, 2.5D y 3D, y proporcionaremos estas tecnologías a nuestros clientes de fundición para satisfacer sus necesidades únicas. Obtener estas tecnologías es muy importante para que los clientes cumplan con los requisitos específicos de sus productos, y estas tecnologías también se pueden ampliar para cumplir con requisitos de nivel superior.

En el mercado actual de envases en abanico, existen dos rutas técnicas, a saber, FOWLP y FOPLP. Todos sabemos que Samsung está desarrollando FOPLP. Me gustaría saber si Intel tiene algún plan para la ruta FOPLP.

Quiero decir que es porque la cantidad impulsa la demanda. Su pregunta es si existe un empaque a nivel de oblea y un empaque a nivel de panel, y si Intel planea avanzar hacia un empaque a nivel de panel. Intel ha participado activamente en el plan de empaquetado Fan-Out durante muchos años y continuaremos evaluando si la demanda nos llevará a considerar el empaquetado tipo FOPLP. Intel actualmente tiene la capacidad para hacer esto, y depende principalmente de si las condiciones del mercado quieren que pasemos de obleas a paneles. Ésta es una pregunta que debemos responder y creo que seguirán surgiendo. Continuaremos investigando y desarrollándonos activamente en este campo, y es importante impulsar mejoras en el tamaño de las características en cualquier tipo de tecnología de envasado, ya sea en obleas o paneles; Creo que el mercado tomará la decisión por nosotros.

La Ley de Moore se está desvaneciendo gradualmente y la tecnología de empaquetado SiP se propone como un nuevo avance en el empaquetado de semiconductores. Las CPU y FPGA de los servidores también requieren SiP de alta gama. ¿Cómo ve Intel la tecnología de empaquetado SiP? ¿Intel se presentará en esta área? Además, ¿pueden las tecnologías EMIB, CO-EMIB y Foveros de Intel considerarse tecnologías de empaquetado a nivel de sistema?

Creo que la integración del sistema en paquete (SiP) definitivamente continuará. La tecnología SiP incluye las arquitecturas 2D, 2.5D y 3D. A veces la gente piensa que el empaquetado a nivel de sistema es parte de la integración heterogénea 3D, pero en realidad no es solo eso. El empaquetado a nivel de sistema enfatiza la efectividad del sistema. Las tecnologías EMIB, CO-EMIB y Foveros contribuyen a formar parte del paquete a nivel de sistema. El empaquetado a nivel de sistema enfatiza la implementación del sistema dentro del paquete. Cuando creamos módulos Curie, implementamos el sistema dentro del paquete. La integración del sistema en paquete puede incluir muchas cosas diferentes y completar la funcionalidad del sistema. Claramente, 2D, 2.5D y 3D son métodos de implementación potenciales para el empaquetado a nivel de sistema.

En lo que respecta al diseño de embalajes avanzados, se han sumado las fundiciones de obleas, los IDM, las empresas sin fábrica, los proveedores de herramientas EDA, etc. ¿Habrá diferencias significativas en la comprensión del "embalaje avanzado" entre estos diferentes tipos de empresas? ¿Existe una frontera clara entre el embalaje avanzado y el embalaje tradicional?

Del embalaje tradicional al embalaje avanzado, ¿hay una continuidad o existe un límite claro? Creo que el término "envases avanzados" significa que es una continuidad del progreso tecnológico. No estoy seguro de si existe una distinción clara entre embalaje avanzado y embalaje tradicional. La razón por la que existe el término empaque avanzado es que necesitamos apilar chips e interconectarlos, lo cual es un nuevo requisito para las herramientas EDA, en lugar de colocar chips tradicionalmente en empaques orgánicos, que es lo que las herramientas EDA tradicionales deben manejar. Ahora tenemos capas adicionales, una dimensión 3D adicional, y necesitamos optimizar sobre esta base. Nos enfrentamos al hecho de que a medida que los paquetes avanzados continúen evolucionando, nuestras herramientas EDA se volverán más complejas y requerirán que todo el ecosistema reúna todo y lo optimice, y nos brinde un mejor rendimiento.

En mi nuevo libro "Microsistemas basados ​​en tecnología SiP", propongo un nuevo concepto: la Ley de Densidad de Funciones, que evalúa el desarrollo de sistemas electrónicos en función del número de unidades funcionales (Unidades de Función) por unidad de volumen. Cambia el estándar de juicio de la ley de Moore en el plano de la oblea al espacio de los sistemas electrónicos, evaluando el grado de integración de los sistemas electrónicos desde una perspectiva tridimensional. ¿Cómo ves esto?

Si pregunta sobre el concepto de medir el nivel de integración de sistemas electrónicos desde una perspectiva 3D, creo que esta es una muy buena manera de cuantificar el concepto que ha proporcionado. Creo que nuestra oportunidad radica en brindar más funcionalidad por milímetro cúbico a los ingenieros y nuevas tecnologías. Entonces, realmente me gusta el concepto que propones. Sabemos que hay un espacio tridimensional y podemos empezar a explorar más en el espacio tridimensional. Creo que esta es una forma de pensar y realmente aprecio este tipo de pensamiento.

Las principales funciones del embalaje tradicional son la protección de chips, la expansión de escala y la conexión eléctrica. Además de esto, el paquete avanzado agrega algunas funciones y características. Tengo entendido que aumentar la densidad de funciones, acortar la longitud de interconexión y realizar la reestructuración del sistema son tres nuevas características importantes del empaquetado avanzado. ¿Cómo ves esto?

Entiendo los puntos que usted mencionó y lo que me interesa es lo que significa el término "reestructuración del sistema". En esta era de heterogeneidad, cuando adoptamos diferentes flujos de proceso y recombinamos chips, la reestructuración del sistema se refiere a cómo recombinar chips para minimizar la sobrecarga de área, el consumo de energía y lograr un buen rendimiento térmico. Por lo tanto, entiendo que la reestructuración del sistema significa cómo recombinar chips y obtener un rendimiento óptimo, una sobrecarga de área mínima y un bajo consumo de energía. A través de la reestructuración del sistema, podemos recombinar mejor chips de diferentes nodos de proceso, minimizando la sobrecarga requerida y logrando más funcionalidad por milímetro cúbico.

Cuando hablamos de computación heterogénea, ¿nos referimos a la diferenciación de CPU, GPU, FPGA y otras arquitecturas, o nos referimos al uso de integración heterogénea para formar paquetes avanzados?

No estoy seguro de poder hacer una distinción clara. Es precisamente porque combinamos estos diferentes nodos de proceso para impulsar esta unidad continua que lo llamamos embalaje. Por lo tanto, están juntos y realmente no los hemos desacoplado. Para lograr esto, todas estas diferentes optimizaciones de procesos y colaboraciones están impulsando nuestro empaquetado avanzado y creando esta integración heterogénea.

¿Tienen actualmente limitaciones la tecnología Hybrid Bonding de Intel y otras tecnologías avanzadas de empaquetado integrado? ¿Cómo se abordarán en el futuro?

Hay diferentes formas de realizar enlaces híbridos, incluido el WoW de oblea a oblea y el CoW de chip a oblea. En general, la industria todavía está trabajando para mejorar la madurez de la tecnología para la producción en masa. Se necesitan esfuerzos de la industria para impulsar la unión híbrida de chip a oblea para lograr una producción en masa. Esta es la etapa en la que se encuentra nuestra industria. Otro aspecto clave es la limpieza. Sin lugar a dudas, Hybrid Bonding es una tecnología física y durante el proceso de unión se debe mantener una alta limpieza. Hacemos esto a temperatura ambiente, lo cual es una ventaja del enlace híbrido. Sin embargo, debe mantenerse muy, muy limpio, lo que difiere de la limpieza requerida en los envases tradicionales. Se debe prestar atención a las cuestiones de limpieza al adoptar estas tecnologías de envasado avanzadas.

¿Cree que en el futuro surgirán nuevas situaciones de envasado?

Creo que será una integración extremadamente heterogénea. Creo que las tecnologías de empaquetado avanzadas seguirán minimizando el tamaño de los elementos. Como describí anteriormente, reunir pequeñas IP independientes en forma de chiplets es la dirección del desarrollo de paquetes avanzados. La integración extremadamente heterogénea es la tendencia futura de las tecnologías de embalaje avanzadas.

En conclusión,

A través de una comunicación e intercambio profundos con la académica de Intel Johanna Swan, podemos sacar las siguientes conclusiones:

En el futuro del empaquetado avanzado, la densidad de las interconexiones aumentará, el paso entre las protuberancias para las interfaces de interconexión se reducirá a menos de 10 um y el número de protuberancias por milímetro cuadrado superará los 10,000.

La tecnología Hybrid Bonding se utiliza ampliamente en envases avanzados de alta densidad. En la unión híbrida no hay protuberancias y, además de la unión de metales, se unen cuerpos de silicio. No hay espacios entre los chips de silicona y no es necesario rellenar pegamento. También tiene un mejor rendimiento de disipación de calor porque el silicio en sí es un buen conductor térmico. Además, la tecnología Hybrid Bonding de Intel y la tecnología TSMC-SoIC tienen sorprendentes similitudes.

A partir de la hoja de ruta tecnológica de Intel, podemos ver que los paquetes avanzados no sólo avanzarán hacia una mayor densidad sino que también se centrarán en la flexibilidad de la integración. Co-EMIB y ODI encarnan esta característica.

Desde SoC hasta SiP y luego hasta los chiplets, la integración electrónica se centra cada vez más en una alta eficiencia, bajas tasas de defectos y una alta reutilización.

La búsqueda de Intel de maximizar la funcionalidad por milímetro cúbico se alinea con el concepto descrito como Ley de Densidad de Función en mi nuevo libro, que evalúa la cantidad de funcionalidad por unidad de volumen. Esta similitud confirma la exactitud de la Ley de Densidad de Funciones.

La fabricación de circuitos integrados y las pruebas de embalaje se están fusionando gradualmente, incluidos los aspectos de producción y diseño, lo que genera desafíos y más oportunidades de colaboración.

La integración extremadamente heterogénea sigue siendo la dirección y la tendencia futura del embalaje avanzado.

Finalmente, en mi nombre y en el de los lectores, expreso mi gratitud a Intel y al académico Swan. Espero tener la oportunidad de una mayor comunicación y aprendizaje en el futuro.