ادامه از "همه چیز درباره فناوری بسته بندی پیشرفته اینتل (قسمت اول)" 

در مرحله بعد، من محتوای محور مقیاس پذیری (Z) را به اشتراک می گذارم که با محور Z در شکل 1 نشان داده شده است. فناوری Co-EMIB در این ربع قرار دارد. فناوری Co-EMIB فناوری های دو بعدی و سه بعدی را با استفاده از ترکیبی از EMIB و Foveros برای دستیابی به مقیاس پذیری ترکیب می کند. با Co-EMIB، می‌توانیم بیش از 2 تراشه را در یک بسته قرار دهیم.

معماری Co-EMIB مبتنی بر اتصالات با چگالی بالا بین تراشه‌های همراه و تراشه‌های انباشته است که دامنه وسیع‌تری از اتصالات را ممکن می‌سازد. شکل زیر نشان می‌دهد که HBM را می‌توان در کنار Foveros قرار داد یا تراشه‌های همراه متفاوتی وجود داشت.

این برای ما بسیار مفید است زیرا می تواند تعداد TSV ها را در تراشه پایین کاهش دهد، که این توانایی را برای ما فراهم می کند تا مستقیماً تراشه بالایی را تغذیه کنیم. این بهینه‌سازی دیگری است که امکان سفارشی‌سازی جامع را برای مشتریان از طریق افزودن فناوری ODI فراهم می‌کند. در بالا طرح تحقیق و توسعه و همچنین آخرین نتایج تحقیقات در زمینه بسته بندی پیشرفته توسط اینتل به اشتراک گذاشته شده است.

از اشتراک گذاری فوق العاده آکادمیک یوهانا سوان بسیار سپاسگزارم. من شخصا احساس می کنم بسیار سودمند هستم و معتقدم خوانندگان نیز تجربه مشابهی خواهند داشت. از طریق اشتراک‌گذاری فناوری اینتل، به درک عمیق‌تری از فناوری‌هایی مانند EMIB، Foveros، Chiplet، Co-EMIB، و ODI دست یافته‌ام و بیشتر در مورد فناوری‌های Hybrid Bonding و Self-Assembly اطلاعات کسب کرده‌ام. در مرحله بعد، من می خواهم از آکادمیک سوان در مورد چند موضوع داغ بپرسم.

تراشه‌ها، که ما از آنها به عنوان کاشی نیز یاد می‌کنیم، برای بسته‌بندی اتصالات مهم هستند، زیرا به ما اجازه می‌دهند IPهای مستقل کوچکی به دست آوریم. هنگامی که IP های مستقلی داشته باشیم، می توانیم آنها را در بسیاری از محصولات با قابلیت استفاده مجدد بسیار بالا ترکیب کنیم. ما می توانیم عمیقاً محصولات ادغام شده در بسته بندی را مطابق با نیازهای خود سفارشی کنیم. من معتقدم سفارشی‌سازی دلیل واقعی دستیابی به مرحله بعدی ادغام ناهمگن است. بنابراین، به دست آوردن IP از گره های فرآیندی مختلف و ادغام آنها به طور ناهمگن در فرآیندها یا گره های مختلف می تواند سفارشی سازی عمیق را برای مشتریان امکان پذیر کند.

در حال حاضر، روش پیوند از ویفر به ویفر (WoW) در دست توسعه است. موقعیت اینتل در این روش پیوند چگونه است؟

فناوری پیوند ویفر به ویفر (WoW) در واقع در حال توسعه است. هنگام در نظر گرفتن اتصال محصولات، در حال حاضر دو روش وجود دارد: فن‌آوری‌های پیوند ویفر به ویفر (WoW) و فناوری اتصال تراشه به ویفر (CoW). من معتقدم که هر دو فن آوری پیوند ویفر به ویفر (WoW) و تراشه به ویفر (CoW) بسته به محصول شما مهم هستند. به عنوان مثال، برای پشته‌سازی حافظه، امروزه می‌توانیم شاهد استفاده بازیگران صنعت از پیوند ویفر به ویفر باشیم. این صنعت همچنین در حال کار بر روی پیوند تراشه به ویفر است که چالش‌های منحصربه‌فردی متفاوت از پیوند ویفر به ویفر را ارائه می‌کند، اما هر دو مهم هستند. علاوه بر این، فناوری پیوند هیبریدی را می توان برای هر دو فناوری اتصال ویفر به ویفر (WoW) و اتصال تراشه به ویفر (CoW) اعمال کرد.

فناوری های یکپارچه سازی 2.5 بعدی و سه بعدی در حال حاضر کجا هستند؟ در حال حاضر بازار ترکیبی از بسته بندی های 3 بعدی و سه بعدی را ارائه می دهد. اینتل چگونه به این روند نگاه می کند؟

فناوری های یکپارچه سازی 2.5 بعدی و سه بعدی به سرعت در حال توسعه هستند و من معتقدم این روند ادامه خواهد داشت. علاوه بر این، فرصت‌ها و مزیت‌های تمایزی که این روند برای محصولات به ارمغان می‌آورد بسیار مهم است. Co-EMIB اینتل یک فناوری شبیه به ترکیب 3 بعدی و سه بعدی است که محصولاتی مانند Ponte Vecchio اینتل را ممکن می کند. در نهایت، فرصت ما این است که بیشترین واحد در هر میلی‌متر مکعب را ارائه دهیم و به بیشترین عملکرد در هر میلی‌متر مکعب دست یابیم. بسته بندی پیشرفته به کوچک شدن و کوچک شدن اندازه خود ادامه خواهد داد تا بتوانیم به حداکثر عملکرد در هر میلی متر مکعب دست یابیم.

همچنین شرکت های بسته بندی و آزمایش نیمه هادی زیادی در چین وجود دارد و سهم بازار آنها به تدریج در حال گسترش است. با این حال، سطح پیشرفت تکنولوژی در حال حاضر به سطح اینتل و سامسونگ نمی رسد. دلیل پیشرو بودن اینتل در فناوری بسته بندی و تست چیست؟ به نظر شما تحقیق و توسعه فناوری بسته بندی و آزمایش چین چگونه می تواند بهبود یابد؟

به طور کلی، کلید تشخیص عامل تمایز در بسته بندی، مشتری است. ما همیشه در تلاش بوده‌ایم تا به مشتریان خود خدمت کنیم و راه‌حل‌های منحصربه‌فردی را برای آنها ارائه کنیم، که این امر باعث شده است تا فناوری‌های بسته‌بندی پیشرفته‌ای که روی آن تمرکز کرده‌ایم. بنابراین من معتقدم فرصت در این واقعیت نهفته است که با ادامه خدمت به مشتریان خود، نیازهای محصول آنها نیز در حال تغییر است، که دلیل واقعی نیاز به تغییر در بسته بندی است. من معتقدم پاسخ به این سوال این است که فناوری از راه خواهد رسید و این پیشرفت‌های تکنولوژیکی با تکامل نیازهای متمایز مشتریان ما ظاهر خواهند شد. بنابراین، استفاده از این فرصت برای بهبود بسته بندی و آزمایش تحقیق و توسعه فناوری مفید خواهد بود.

در گذشته شرکت های تولید نیمه هادی و بسته بندی نیمه هادی ها جدا بودند. در حال حاضر، بسیاری از کارخانه های تولید تراشه در تلاش برای توسعه فناوری های بسته بندی و آزمایش نیمه هادی هستند. بنابراین، من می خواهم پیش بینی های شما را برای روند آینده تولید نیمه هادی و آزمایش بسته بندی نیمه هادی بدانم. آیا آنها ادغام می شوند یا به یک حالت همزیستی تبدیل می شوند؟

این یک سوال بسیار خوب است! این دقیقاً همان چیزی است که بسته بندی پیشرفته را هیجان انگیز می کند. زیرا وقتی از پیوند هیبریدی 10 میکرونی صحبت می کنیم، می بینیم که این دو جهان در حال ادغام هستند. من شروع به مطالعه ویژگی‌های لایه‌های فلزی مورد استفاده خود کرده‌ام، که دارای اندازه‌های ویژگی زیر 10 میکرون، به عنوان مثال، 4 میکرون هستند. اکنون، اندازه‌های ویژگی برای اتصالات فلزی روی ویفر و اندازه ویژگی‌هایی که هنگام کنار هم قرار دادن این تراشه‌ها به عنوان بخشی از بسته‌بندی ایجاد می‌کنیم، کاملاً سازگار هستند. بنابراین، تولید تراشه و آزمایش بسته‌بندی در حال ادغام هستند، زیرا اندازه‌های فرآیند مشابه است، که به مکانی بسیار مهم و جالب برای نوآوری تبدیل شده است. فابریک های سنتی ویفر از فناوری های بسته بندی و آزمایش استفاده می کنند و یک منطقه کاملاً جدید در بسته بندی های پیشرفته ایجاد می کنند. من معتقدم تولید نیمه هادی و آزمایش بسته بندی به تدریج با هم جمع می شوند.

در استراتژی IDM 2.0، بسته بندی پیشرفته چه نقشی دارد؟ آیا فناوری‌های بسته‌بندی پیشرفته اینتل به‌طور کامل به روی مشاغل آینده ریخته‌گری باز خواهد شد؟ برنامه های اینتل برای بسته بندی پیشرفته بعد از IDM 2.0 چیست؟

من معتقدم بخش اول سوال در مورد نقش بسته بندی پیشرفته در IDM 2.0 این است که نقش بسیار مهمی ایفا خواهد کرد زیرا یک عامل متمایز کننده حیاتی است. ما مشتریان زیادی با نیازهای مختلف خواهیم داشت و بسته بندی پیشرفته به ما کمک می کند تا مطابق با این نیازها سفارشی کنیم و آن را به یک جنبه بسیار مهم تبدیل می کند. می توان مطمئن بود که مشتریان کارخانه های ریخته گری اینتل می توانند از فناوری های پیشرفته ما استفاده کنند. ما فن‌آوری‌های بسته‌بندی پیشرفته‌ای را که قبلاً توسعه یافته‌اند، از جمله 2D، 2.5D و 3D ارائه می‌کنیم و این فناوری‌ها را در اختیار مشتریان ریخته‌گری خود قرار می‌دهیم تا نیازهای منحصر به فرد آنها را برآورده کنیم. دستیابی به این فناوری ها برای مشتریان برای برآوردن نیازهای محصول خاص خود بسیار مهم است و همچنین می توان این فناوری ها را برای برآورده کردن نیازهای سطح بالاتر گسترش داد.

در بازار بسته‌بندی فن‌آوت فعلی، دو مسیر فنی به نام‌های FOWLP و FOPLP وجود دارد. همه ما می دانیم که سامسونگ در حال توسعه FOPLP است. می خواهم بدانم آیا اینتل برنامه ای برای مسیر FOPLP دارد؟

من می خواهم بگویم که به این دلیل است که کمیت تقاضا را هدایت می کند. سوال شما این است که آیا بسته بندی در سطح ویفر و بسته بندی در سطح پنل وجود دارد و آیا اینتل قصد دارد به سمت بسته بندی در سطح پنل حرکت کند؟ اینتل سال‌هاست که به طور فعال در طرح بسته‌بندی Fan-Out مشارکت داشته است و ما به ارزیابی اینکه آیا تقاضا ما را وادار می‌کند بسته‌بندی نوع FOPLP را در نظر بگیریم، ادامه خواهیم داد. اینتل در حال حاضر توانایی انجام این کار را دارد و عمدتاً به این بستگی دارد که آیا شرایط بازار می‌خواهد ما از ویفرها به پنل‌ها روی بیاوریم یا خیر. این سوالی است که ما باید به آن پاسخ دهیم و معتقدم چنین سوالاتی همچنان مطرح خواهند شد. ما به تحقیق و توسعه فعال در این زمینه ادامه خواهیم داد، و مهم است که برای بهبود اندازه ویژگی در هر نوع فناوری بسته بندی، چه روی ویفر یا پانل انجام شود، تلاش کنیم. من معتقدم بازار برای ما تصمیم خواهد گرفت.

قانون مورز به تدریج در حال محو شدن است و فناوری بسته بندی SiP به عنوان یک پیشرفت جدید در بسته بندی نیمه هادی پیشنهاد می شود. CPU ها و FPGA ها در سرورها نیز به SiP پیشرفته نیاز دارند. اینتل چگونه فناوری بسته بندی SiP را مشاهده می کند؟ آیا اینتل در این زمینه فعالیت خواهد کرد؟ علاوه بر این، آیا فناوری‌های EMIB، CO-EMIB و Foveros اینتل را می‌توان فناوری‌های بسته‌بندی در سطح سیستم در نظر گرفت؟

من معتقدم که ادغام سیستم در بسته (SiP) قطعا ادامه خواهد داشت. فناوری SiP شامل معماری های 2 بعدی، 2.5 بعدی و سه بعدی است. گاهی اوقات مردم فکر می کنند بسته بندی در سطح سیستم بخشی از یکپارچگی ناهمگن سه بعدی است، اما در واقعیت، تنها این نیست. بسته بندی در سطح سیستم بر اثربخشی سیستم تأکید دارد. فناوری‌های EMIB، CO-EMIB و Foveros همگی به شکل‌گیری بخشی از بسته‌بندی در سطح سیستم کمک می‌کنند. بسته بندی در سطح سیستم بر پیاده سازی سیستم در بسته تاکید دارد. وقتی ماژول های کوری را ایجاد می کنیم، سیستم را در بسته پیاده سازی می کنیم. یکپارچه سازی سیستم در بسته می تواند شامل موارد مختلفی باشد و عملکرد سیستم را کامل کند. واضح است که 3D، 3D و 2D همگی روش های پیاده سازی بالقوه برای بسته بندی در سطح سیستم هستند.

وقتی صحبت از چیدمان بسته بندی های پیشرفته می شود، ریخته گری ویفر، IDM ها، شرکت های فابلس، فروشندگان ابزار EDA و غیره همگی به این موضوع پیوسته اند. آیا تفاوت های قابل توجهی در درک "بسته بندی پیشرفته" در بین این انواع مختلف شرکت ها وجود خواهد داشت؟ آیا مرز مشخصی بین بسته بندی پیشرفته و بسته بندی سنتی وجود دارد؟

از بسته‌بندی سنتی تا بسته‌بندی پیشرفته، آیا این یک پیوستار است یا مرز مشخصی دارد؟ من معتقدم که اصطلاح "بسته بندی پیشرفته" نشان می دهد که این یک تداوم پیشرفت فن آوری است. من مطمئن نیستم که آیا تمایز واضحی بین بسته بندی پیشرفته و بسته بندی سنتی وجود دارد یا خیر. دلیل اینکه اصطلاح بسته بندی پیشرفته وجود دارد این است که ما به جای قرار دادن تراشه ها بر روی بسته بندی های ارگانیک، که ابزارهای سنتی EDA نیاز به رسیدگی به آن دارند، باید تراشه ها را روی هم چیده و به هم متصل کنیم، که یک نیاز جدید برای ابزارهای EDA است. اکنون ما لایه های اضافی، یک بعد سه بعدی اضافی داریم و باید بر این اساس بهینه سازی کنیم. ما با این واقعیت روبرو هستیم که با ادامه تکامل بسته‌بندی پیشرفته، ابزارهای EDA ما پیچیده‌تر می‌شوند و کل اکوسیستم را ملزم می‌کند تا همه چیز را کنار هم بگذارد و بهینه کند و عملکرد بهتری را برای ما به ارمغان بیاورد.

در کتاب جدیدم «ریز سیستم‌های مبتنی بر فناوری SiP»، مفهوم جدیدی را پیشنهاد می‌کنم: قانون چگالی تابع، که توسعه سیستم‌های الکترونیکی را بر اساس تعداد واحدهای عملکردی (واحدهای تابعی) در واحد حجم ارزیابی می‌کند. این استاندارد قضاوت را از قانون مور در مورد صفحه ویفر به فضای سیستم های الکترونیکی تغییر می دهد و درجه یکپارچگی سیستم های الکترونیکی را از دیدگاه سه بعدی ارزیابی می کند. شما این را چگونه می بینید؟

اگر در مورد مفهوم اندازه‌گیری سطح یکپارچگی سیستم‌های الکترونیکی از منظر سه بعدی می‌پرسید، فکر می‌کنم این روش بسیار خوبی برای کمی کردن مفهومی است که ارائه کرده‌اید. من معتقدم فرصت ما در ارائه عملکرد بیشتر در هر میلی متر مکعب به مهندسان و فناوری های جدید است. بنابراین، من واقعاً مفهوم پیشنهادی شما را دوست دارم. ما می دانیم که یک فضای سه بعدی وجود دارد و می توانیم کاوش بیشتر در فضای سه بعدی را آغاز کنیم. فکر می کنم این یک طرز فکر است و من واقعاً از این نوع تفکر قدردانی می کنم.

کارکردهای اصلی بسته بندی سنتی حفاظت از تراشه، گسترش مقیاس و اتصال الکتریکی است. علاوه بر اینها، بسته بندی پیشرفته چند عملکرد و ویژگی را اضافه می کند. درک من این است که افزایش چگالی عملکرد، کوتاه کردن طول اتصال و انجام بازسازی سیستم سه ویژگی جدید مهم بسته‌بندی پیشرفته هستند. شما این را چگونه می بینید؟

من نکاتی را که شما به آن اشاره کردید درک می کنم و آنچه برای من جالب است معنای اصطلاح "تجدید ساختار سیستم" است. در این دوران ناهمگونی، زمانی که جریان‌های فرآیندی متفاوتی را اتخاذ می‌کنیم و تراشه‌ها را دوباره ترکیب می‌کنیم، بازسازی سیستم به نحوه ترکیب مجدد تراشه‌ها برای به حداقل رساندن سربار منطقه، مصرف برق و دستیابی به عملکرد حرارتی خوب اشاره دارد. بنابراین، درک من این است که بازسازی سیستم به معنای چگونگی ترکیب مجدد تراشه ها و دستیابی به عملکرد بهینه، حداقل سطح سربار و مصرف انرژی کم است. از طریق بازسازی سیستم، ما می‌توانیم تراشه‌های گره‌های فرآیندی مختلف را بهتر ترکیب کنیم و سربار مورد نیاز را به حداقل برسانیم و عملکرد بیشتری در هر میلی‌متر مکعب به دست آوریم.

وقتی از محاسبات ناهمگن صحبت می کنیم، آیا به تمایز CPU، GPU، FPGA و دیگر معماری ها اشاره می کنیم یا به استفاده از یکپارچگی ناهمگن برای تشکیل بسته بندی پیشرفته اشاره می کنیم؟

من مطمئن نیستم که بتوانم تمایز واضحی ایجاد کنم. دقیقاً به این دلیل است که ما این گره‌های فرآیندی مختلف را برای ایجاد این وحدت پیوسته ترکیب می‌کنیم که آن را بسته‌بندی می‌نامیم. بنابراین آنها با هم هستند و ما واقعاً آنها را جدا نکرده ایم. برای رسیدن به این هدف، همه این بهینه‌سازی‌ها و همکاری‌های مختلف فرآیند بسته‌بندی پیشرفته ما را هدایت می‌کنند و این یکپارچگی ناهمگن را ایجاد می‌کنند.

آیا فناوری پیوند هیبریدی اینتل و سایر فناوری های بسته بندی یکپارچه پیشرفته در حال حاضر محدودیت هایی دارند؟ در آینده چگونه به این موارد رسیدگی خواهد شد؟

روش های مختلفی برای انجام پیوند هیبریدی وجود دارد، از جمله WoW ویفر به ویفر و CoW چیپ به ویفر. به طور کلی، صنعت هنوز در حال کار برای بهبود بلوغ فناوری برای تولید انبوه است. برای دستیابی به تولید انبوه، تلاش‌های صنعت برای ایجاد پیوند هیبریدی تراشه به ویفر مورد نیاز است. این مرحله ای است که صنعت ما در آن قرار دارد. یکی دیگر از جنبه های کلیدی تمیزی است. بدون شک Hybrid Bonding یک فناوری فیزیکی است و در طول فرآیند باندینگ باید تمیزی بالایی را حفظ کرد. ما این کار را در دمای اتاق انجام می دهیم که مزیت پیوند هیبریدی است. با این حال، باید بسیار بسیار تمیز نگه داشته شود، که با تمیزی مورد نیاز در بسته بندی های سنتی متفاوت است. هنگام استفاده از این فناوری های بسته بندی پیشرفته باید به مسائل پاکیزگی توجه شود.

آیا معتقدید که شرایط بسته بندی جدیدی در آینده پدیدار خواهد شد؟

من فکر می کنم این یک ادغام ناهمگن شدید خواهد بود. من معتقدم که فناوری‌های بسته‌بندی پیشرفته به حداقل کردن اندازه ویژگی‌ها ادامه خواهند داد. همانطور که قبلاً توضیح دادم، گردآوری IP های مستقل کوچک در قالب چیپلت ها جهت توسعه بسته بندی پیشرفته است. یکپارچگی ناهمگن شدید، روند آینده فناوری های بسته بندی پیشرفته است.

در نتیجه،

از طریق ارتباط و تبادل عمیق با یوهانا سوان، آکادمیسین اینتل، می‌توانیم به نتایج زیر دست یابیم:

در آینده بسته‌بندی‌های پیشرفته، تراکم اتصالات افزایش می‌یابد، فاصله بین برآمدگی‌ها برای رابط‌های متصل به کمتر از 10 میکرومتر کاهش می‌یابد و تعداد برآمدگی‌ها در هر میلی‌متر مربع از 10,000 فراتر خواهد رفت.

تکنولوژی Hybrid Bonding به طور گسترده در بسته بندی های پیشرفته با چگالی بالا استفاده می شود. در Hybrid Bonding هیچ گونه برآمدگی وجود ندارد و علاوه بر اتصال فلزی، بدنه های سیلیکونی به هم متصل می شوند. هیچ شکافی بین تراشه های سیلیکونی وجود ندارد و نیازی به چسب پرکننده نیست. همچنین عملکرد اتلاف حرارت بهتری دارد زیرا سیلیکون خود رسانای حرارتی خوبی است. علاوه بر این، فناوری پیوند هیبریدی اینتل و فناوری TSMC-SoIC شباهت های قابل توجهی دارند.

از نقشه راه فناوری اینتل، می‌توان دریافت که بسته‌بندی پیشرفته نه تنها به سمت تراکم بالاتر حرکت می‌کند، بلکه بر انعطاف‌پذیری یکپارچگی نیز تمرکز می‌کند. Co-EMIB و ODI این ویژگی را نشان می دهند.

از SoC گرفته تا SiP و سپس به چیپلت ها، ادغام الکترونیکی به طور فزاینده ای بر راندمان بالا، نرخ نقص پایین و قابلیت استفاده مجدد بالا تمرکز می کند.

تلاش اینتل برای به حداکثر رساندن عملکرد در هر میلی‌متر مکعب با مفهومی که در کتاب جدید من به عنوان قانون چگالی عملکرد توصیف شده است، مطابقت دارد، که میزان عملکرد در واحد حجم را ارزیابی می‌کند. این شباهت صحت قانون چگالی تابع را تایید می کند.

تولید مدار مجتمع و آزمایش بسته بندی به تدریج در حال ادغام هستند، از جمله جنبه های تولید و طراحی، چالش ها و فرصت های بیشتری برای همکاری به ارمغان می آورد.

ادغام ناهمگن شدید، جهت و روند آینده بسته بندی های پیشرفته باقی می ماند.

در نهایت، از طرف خودم و خوانندگان، از اینتل و آکادمیک سوان تشکر می کنم! امیدوارم در آینده فرصتی برای ارتباط و یادگیری بیشتر داشته باشم.