"Intel'in Gelişmiş Paketleme Teknolojisi Hakkında Her Şey (Bölüm I)" bölümünün devamı 

Daha sonra Şekil 1'de Z ekseni ile temsil edilen ölçeklenebilirlik eksenindeki (Z) içeriği paylaşacağım. Co-EMIB teknolojisi bu çeyreğin içinde yer alıyor. Co-EMIB teknolojisi, ölçeklenebilirlik sağlamak için EMIB ve Foveros kombinasyonunu kullanarak 2D ve 3D teknolojilerini birleştirir. Co-EMIB ile 40'ın üzerinde chip'i tek pakete yerleştirebiliyoruz.

Co-EMIB mimarisi, tamamlayıcı çipler ve istiflenmiş çipler arasındaki yüksek yoğunluklu bağlantılara dayanarak daha geniş bir ara bağlantı aralığına olanak tanır. Aşağıdaki şekil HBM'nin Foveros ile birlikte yerleştirilebileceğini veya farklı yardımcı çiplerin olabileceğini göstermektedir.

Bu bizim için çok faydalıdır çünkü alt çipteki TSV sayısını azaltabilir, bu da bize üst çipe doğrudan güç sağlama yeteneği sağlar. Bu, ODI teknolojisinin eklenmesiyle müşteriler için kapsamlı özelleştirmeye olanak tanıyan başka bir optimizasyondur. Yukarıda Intel'in paylaştığı gelişmiş paketleme alanındaki araştırma ve geliştirme planının yanı sıra en son araştırma sonuçları yer almaktadır.

Akademisyen Johanna Swan'ın harika paylaşımı için çok teşekkür ederiz. Ben kişisel olarak çok faydalandığımı düşünüyorum ve okuyucuların da benzer bir deneyim yaşayacağına inanıyorum. Intel'in teknoloji paylaşımı sayesinde EMIB, Foveros, Chiplet, Co-EMIB ve ODI gibi teknolojiler hakkında daha derinlemesine bilgi sahibi oldum ve Hibrit Bağlama ve Kendi Kendine Montaj teknolojileri hakkında daha fazla bilgi sahibi oldum. Daha sonra Akademisyen Swan'a bazı güncel konular hakkında soru sormak istiyorum.

Döşeme olarak da adlandırdığımız chiplet'ler, küçük bağımsız IP'ler elde etmemize olanak sağladığından paketleme ara bağlantıları için önemlidir. Bağımsız IP'lere sahip olduğumuzda, bunları çok yüksek yeniden kullanılabilirliğe sahip birçok üründe karıştırabiliriz. Ambalajlara entegre edilen ürünleri ihtiyaçlarımıza göre derinlemesine özelleştirebiliyoruz. Heterojen entegrasyonun bir sonraki aşamasına ulaşmanın gerçek sebebinin kişiselleştirme olduğuna inanıyorum. Bu nedenle, farklı süreç düğümlerinden IP'ler elde etmek ve bunları farklı süreçlere veya düğümlere heterojen bir şekilde entegre etmek, müşteriler için derin özelleştirmeye olanak sağlayabilir.

Şu anda, levhadan levhaya (WoW) yapıştırma yöntemi geliştirilme aşamasındadır. Intel bu birleştirme yönteminde kendisini nasıl konumlandırıyor?

Plakadan plakaya (WoW) yapıştırma teknolojisi gerçekten de geliştirilme aşamasındadır. Ürünlerin ara bağlantısını değerlendirirken şu anda iki yöntem vardır: levhadan levhaya (WoW) ve çipten levhaya (CoW) bağlama teknolojileri. Ürününüze bağlı olarak hem plakadan plakaya (WoW) hem de çipten plakaya (CoW) birleştirme teknolojilerinin önemli olduğuna inanıyorum. Örneğin, bellek istifleme için bugün endüstri oyuncularının levhadan levhaya bağlamayı kullandığını görebiliriz. Endüstri aynı zamanda yongadan levhaya bağlama üzerinde de çalışıyor; bu da levhadan levhaya yapıştırmadan farklı bazı benzersiz zorluklar sunuyor ancak her ikisi de önemli. Ayrıca Hibrit Bağlama teknolojisi hem levhadan levhaya (WoW) hem de yongadan levhaya (CoW) bağlama teknolojilerine uygulanabiliyor.

2.5D ve 3D entegrasyon teknolojileri şu anda nerede duruyor? Piyasa şu anda 2.5D ve 3D paketlemenin bir kombinasyonunu sunuyor. Intel bu eğilimi nasıl değerlendiriyor?

2.5D ve 3D entegrasyon teknolojileri hızla gelişiyor ve bu eğilimin devam edeceğine inanıyorum. Üstelik bu trendin ürünlere getirdiği fırsatlar ve farklılaşma avantajları da önemli. Intel'in Co-EMIB'si, 2.5D ve 3D'nin birleşimine benzer bir teknolojidir ve Intel'in Ponte Vecchio'su gibi ürünleri mümkün kılar. Sonuçta fırsatımız, milimetreküp başına en fazla birimi sağlamak ve milimetreküp başına en fazla işlevselliği elde etmektir. Gelişmiş paketleme, milimetreküp başına maksimum işlevselliğe ulaşabilmemiz için küçülmeye ve boyut olarak küçülmeye devam edecek.

Çin'de ayrıca çok sayıda yarı iletken paketleme ve test şirketi bulunmaktadır ve bunların pazar payları giderek artmaktadır. Ancak teknolojik ilerleme düzeyi şu anda Intel ve Samsung seviyesine ulaşmıyor. Intel'in paketleme ve test teknolojisindeki lider konumunun nedeni nedir? Çin'in paketleme ve test teknolojisi araştırma ve geliştirmesinin nasıl geliştirilebileceğini düşünüyorsunuz?

Genel olarak ambalajdaki farklılaşma faktörünü tanımanın anahtarı müşteridir. Her zaman müşterilerimize hizmet etmek ve onlara benzersiz çözümler sunmak için çabalıyoruz, bu da odaklandığımız ileri paketleme teknolojilerini de yönlendiriyor. Bu nedenle, biz müşterilerimize hizmet vermeye devam ettikçe onların ürün ihtiyaçlarının da gelişmesinde fırsatın yattığına inanıyorum; ambalajda dönüşüm ihtiyacını doğuran asıl neden de budur. Bu sorunun cevabının teknolojinin geleceği ve bu teknolojik gelişmelerin müşterilerimizin farklılaşan ihtiyaçları geliştikçe ortaya çıkacağına inanıyorum. Bu nedenle bu fırsatın değerlendirilmesi, ambalajlama ve test teknolojisi araştırma ve geliştirmelerinin iyileştirilmesi açısından faydalı olacaktır.

Geçmişte yarı iletken imalat şirketleri ile yarı iletken ambalajlama ayrıydı. Artık birçok çip üretim tesisi yarı iletken paketleme ve test teknolojileri geliştirmeye çalışıyor. Bu nedenle, yarı iletken üretimi ve yarı iletken paketleme testlerinin gelecekteki eğilimlerine ilişkin tahminlerinizi bilmek istiyorum. Birleşecekler mi yoksa bir arada var olan bir moda mı dönüşecekler?

Bu çok iyi bir soru! Gelişmiş paketlemeyi heyecan verici kılan da tam olarak budur. Çünkü 10 mikronluk hibrit bağlanmadan bahsettiğimizde bu iki dünyanın birleştiğini görüyoruz. Özellik boyutları 10 mikronun altında örneğin 4 mikron olan, kullandığımız metal katmanların özelliklerini araştırmaya başladım. Artık levha üzeri metal ara bağlantıların özellik boyutları ve bu çipleri ambalajın bir parçası olarak bir araya getirirken oluşturduğumuz özellik boyutları oldukça tutarlı. Süreç boyutları benzer olduğundan çip üretimi ve paketleme testi birleşiyor ve bu da inovasyon için çok önemli ve ilginç bir yer haline geldi. Geleneksel gofret fabrikaları paketleme ve test teknolojilerini kullanarak gelişmiş paketlemede yepyeni bir alan yaratıyor. Yarı iletken üretimi ve paketleme testinin yavaş yavaş bir araya geleceğine inanıyorum.

IDM 2.0 stratejisinde gelişmiş ambalajın rolü nedir? Intel'in gelişmiş paketleme teknolojileri gelecekteki dökümhane işletmelerine tamamen açılacak mı? Intel'in IDM 2.0'dan sonra gelişmiş paketlemeye yönelik planları neler?

Gelişmiş ambalajlamanın IDM 2.0'daki rolüne ilişkin sorunun ilk kısmının çok önemli bir rol oynayacağı, çünkü çok önemli bir farklılaştırıcı faktör olduğuna inanıyorum. Farklı gereksinimleri olan birçok müşterimiz olacak ve gelişmiş paketleme, bu gereksinimlere göre özelleştirmemize yardımcı olacak ve bu da bunu çok kritik bir husus haline getirecek. Intel'in dökümhanelerinin müşterilerinin en son teknolojilerimizi kullanabilecekleri garanti edilebilir. 2D, 2.5D ve 3D dahil olmak üzere halihazırda geliştirilmiş olan ileri paketleme teknolojilerini sunacağız ve bu teknolojileri dökümhane müşterilerimizin benzersiz ihtiyaçlarını karşılayacak şekilde sunacağız. Bu teknolojilerin elde edilmesi, müşterilerin spesifik ürün gereksinimlerini karşılaması açısından çok önemlidir ve bu teknolojiler, daha üst düzey gereksinimleri karşılayacak şekilde de genişletilebilir.

Mevcut yayma ambalaj pazarında FOWLP ve FOPLP olmak üzere iki teknik yol bulunmaktadır. Samsung'un FOPLP'yi geliştirdiğini hepimiz biliyoruz. Intel'in FOPLP rotası için herhangi bir planı olup olmadığını bilmek isterim.

Bunun sebebinin miktarın talebi yönlendirmesi olduğunu söylemek istiyorum. Sorunuz, gofret düzeyinde paketleme ve panel düzeyinde paketleme olup olmadığı ve Intel'in panel düzeyinde paketlemeye yönelmeyi planlayıp planlamadığıdır. Intel uzun yıllardır Fan-Out paketleme planında aktif olarak yer alıyor ve talebin bizi FOPLP tipi paketlemeyi düşünmeye sevk edip etmeyeceğini değerlendirmeye devam edeceğiz. Intel şu anda bunu yapabilecek kapasiteye sahip ve bu esas olarak pazar koşullarının yonga levhalardan panellere geçmemizi isteyip istemediğine bağlı. Bu cevaplamamız gereken bir soru ve bu tür soruların ortaya çıkmaya devam edeceğine inanıyorum. Bu alanda aktif olarak araştırmaya ve geliştirmeye devam edeceğiz ve ister levha ister panel üzerinde olsun, her türlü paketleme teknolojisinde özellik boyutu iyileştirmeleri için baskı yapmak önemlidir; Piyasanın bizim adımıza karar vereceğini düşünüyorum.

Moores Yasası giderek geçerliliğini yitiriyor ve SiP paketleme teknolojisi, yarı iletken paketlemede yeni bir atılım olarak öneriliyor. Sunuculardaki CPU'lar ve FPGA'ler de üst düzey SiP gerektirir. Intel, SiP paketleme teknolojisine nasıl bakıyor? Intel bu alana yatırım yapacak mı? Ayrıca Intel'in EMIB, CO-EMIB ve Foveros teknolojileri sistem düzeyinde paketleme teknolojileri olarak değerlendirilebilir mi?

Paket içi sistem (SiP) entegrasyonunun mutlaka devam edeceğine inanıyorum. SiP teknolojisi 2D, 2.5D ve 3D mimarilerini içerir. Bazen insanlar sistem düzeyinde paketlemenin 3 boyutlu heterojen entegrasyonun bir parçası olduğunu düşünüyor ancak gerçekte durum sadece bu değil. Sistem düzeyinde paketleme sistemin etkinliğini vurgular. EMIB, CO-EMIB ve Foveros teknolojilerinin tümü sistem düzeyinde paketlemenin bir parçasını oluşturmaya katkıda bulunur. Sistem düzeyinde paketleme, sistemin paket içinde uygulanmasını vurgular. Curie modüllerini oluşturduğumuzda sistemi paket içerisinde uyguluyoruz. Paket içi sistem entegrasyonu birçok farklı şeyi içerebilir ve sistemin işlevselliğini tamamlayabilir. Açıkçası, 2D, 2.5D ve 3D'nin tümü sistem düzeyinde paketleme için potansiyel uygulama yöntemleridir.

Gelişmiş paketleme düzeni söz konusu olduğunda, gofret dökümhaneleri, IDM'ler, fabrikasız şirketler, EDA alet satıcıları vb. hepsi katıldı. Bu farklı türdeki şirketler arasında "gelişmiş paketleme" anlayışında önemli farklılıklar olacak mı? Gelişmiş paketleme ile geleneksel paketleme arasında net bir sınır var mı?

Geleneksel paketlemeden gelişmiş paketlemeye kadar bu bir süreklilik mi yoksa net bir sınır var mı? "Gelişmiş paketleme" teriminin teknolojik ilerlemenin devamı olduğu anlamına geldiğine inanıyorum. Gelişmiş paketleme ile geleneksel paketleme arasında net bir ayrım olup olmadığından emin değilim. Gelişmiş paketleme teriminin ortaya çıkmasının nedeni, geleneksel EDA araçlarının ele alması gereken geleneksel olarak organik ambalajlara çip yerleştirmek yerine, EDA araçları için yeni bir gereklilik olan, çipleri istiflememiz ve bunları birbirine bağlamamız gerektiğidir. Artık ek katmanlarımız, ek bir 3D boyutumuz var ve buna göre optimizasyon yapmamız gerekiyor. Gelişmiş paketleme gelişmeye devam ettikçe EDA araçlarımızın daha karmaşık hale geleceği ve tüm ekosistemin her şeyi bir araya getirip optimize etmesini ve bize daha iyi performans getirmesini gerektireceği gerçeğiyle karşı karşıyayız.

Yeni kitabım "SiP Teknolojisine Dayalı Mikrosistemler"de yeni bir kavram öneriyorum: elektronik sistemlerin gelişimini birim hacim başına fonksiyonel birimlerin (Fonksiyon BİRİMLERİ) sayısına göre değerlendiren Fonksiyon Yoğunluğu Yasası. Yargı standardını levha düzlemindeki Moore yasasından elektronik sistemler alanına kaydırarak elektronik sistemlerin entegrasyon derecesini üç boyutlu bir perspektiften değerlendirir. Bunu nasıl görüyorsunuz?

Elektronik sistemlerin entegrasyon düzeyinin 3 boyutlu perspektiften ölçülmesi kavramını soruyorsanız, bunun sağladığınız kavramı ölçmenin çok iyi bir yolu olduğunu düşünüyorum. Fırsatımızın mühendislere ve yeni teknolojilere milimetreküp başına daha fazla işlevsellik sağlamada yattığına inanıyorum. Bu yüzden önerdiğiniz konsepti gerçekten beğendim. Üç boyutlu bir uzayın olduğunu biliyoruz ve üç boyutlu uzayda daha fazlasını keşfetmeye başlayabiliriz. Bunun bir düşünme biçimi olduğunu düşünüyorum ve bu tür düşünmeyi gerçekten takdir ediyorum.

Geleneksel paketlemenin ana işlevleri talaş koruması, ölçek genişletme ve elektrik bağlantısıdır. Gelişmiş paketleme, bunların üstüne birkaç işlev ve özellik ekler. Benim anlayışıma göre, fonksiyon yoğunluğunun arttırılması, ara bağlantı uzunluğunun kısaltılması ve sistemin yeniden yapılandırılması, gelişmiş paketlemenin üç önemli yeni özelliğidir. Bunu nasıl görüyorsunuz?

Bahsettiğiniz noktaları anlıyorum ve beni ilgilendiren "sistemin yeniden yapılandırılması" teriminin ne anlama geldiğidir. Farklı süreç akışlarını benimsediğimiz ve çipleri yeniden birleştirdiğimiz bu heterojenlik çağında, sistemin yeniden yapılandırılması, alan yükünü, güç tüketimini en aza indirmek ve iyi bir termal performans elde etmek için çiplerin nasıl yeniden birleştirileceğini ifade eder. Bu nedenle, benim anlayışıma göre sistem yeniden yapılandırması, çiplerin nasıl yeniden birleştirileceği ve optimum performansın, minimum alan yükünün ve düşük güç tüketiminin nasıl elde edileceği anlamına gelir. Sistemin yeniden yapılandırılması yoluyla, farklı süreç düğümlerinden gelen çipleri daha iyi yeniden birleştirerek gerekli ek yükü en aza indirebilir ve milimetreküp başına daha fazla işlevsellik elde edebiliriz.

Heterojen hesaplamadan bahsettiğimizde CPU, GPU, FPGA ve diğer mimarilerin farklılaşmasından mı bahsediyoruz yoksa gelişmiş paketleme oluşturmak için heterojen entegrasyonun kullanılmasından mı bahsediyoruz?

Net bir ayrım yapabileceğimden emin değilim. Tam da bu farklı süreç düğümlerini bir araya getirerek paketleme adını verdiğimiz bu sürekli birliği sağlamamızdan kaynaklanmaktadır. Bu nedenle bir aradalar ve biz onları gerçekten ayırmış değiliz. Bunu başarmak için tüm bu farklı süreç optimizasyonları ve işbirlikleri, gelişmiş paketlememizi yönlendiriyor ve bu heterojen entegrasyonu yaratıyor.

Intel'in Hibrit Bağlama teknolojisi ve diğer gelişmiş entegre paketleme teknolojilerinin şu anda sınırlamaları var mı? Gelecekte bunlar nasıl ele alınacak?

Plakadan plakaya WoW ve çipten plakaya CoW dahil olmak üzere Hibrit Bağlamayı gerçekleştirmenin farklı yolları vardır. Genel olarak sektör, seri üretime yönelik teknolojinin olgunluğunu geliştirmek için hâlâ çalışıyor. Seri üretime ulaşmak amacıyla çipten levhaya Hibrit Bağlamayı teşvik etmek için endüstrinin çabalarına ihtiyaç vardır. Sektörümüzün geldiği aşama budur. Bir diğer önemli husus ise temizliktir. Şüphesiz Hibrit Yapıştırma fiziksel bir teknolojidir ve yapıştırma işlemi sırasında yüksek temizliğin sağlanması gerekir. Bunu Hibrit Bağlamanın bir avantajı olan oda sıcaklığında yapıyoruz. Ancak geleneksel ambalajlarda gerekli olan temizlikten farklı olarak çok ama çok temiz tutulması gerekir. Bu ileri paketleme teknolojilerini benimserken temizlik konularına dikkat edilmelidir.

Gelecekte yeni paketleme durumlarının ortaya çıkacağına inanıyor musunuz?

Aşırı heterojen bir entegrasyon olacağını düşünüyorum. Gelişmiş paketleme teknolojilerinin özellik boyutlarını en aza indirmeye devam edeceğine inanıyorum. Daha önce de belirttiğim gibi, küçük bağımsız IP'leri yongalar halinde bir araya getirmek, ileri ambalaj geliştirmenin yönüdür. Aşırı heterojen entegrasyon, ileri paketleme teknolojilerinin gelecekteki eğilimidir.

Sonuç olarak,

Intel Akademisyeni Johanna Swan ile derinlemesine iletişim ve fikir alışverişi sayesinde aşağıdaki sonuçlara varabiliriz:

Gelişmiş paketlemenin geleceğinde, ara bağlantıların yoğunluğu artacak, ara bağlantı arayüzleri için çıkıntılar arasındaki aralık 10um'un altına inecek ve milimetre kare başına çıkıntı sayısı 10,000'i aşacak.

Hibrit Bağlama teknolojisi, yüksek yoğunluklu gelişmiş ambalajlarda yaygın olarak kullanılmaktadır. Hibrit Bağlamada herhangi bir çıkıntı bulunmaz ve metal bağlamanın yanı sıra silikon gövdeler de birbirine bağlanır. Silikon çipler arasında boşluk yoktur ve tutkal doldurmaya gerek yoktur. Ayrıca silikonun kendisi iyi bir termal iletken olduğundan daha iyi ısı yayılım performansına sahiptir. Ayrıca Intel'in Hibrit Bağlama teknolojisi ile TSMC-SoIC teknolojisi çarpıcı benzerliklere sahiptir.

Intel'in teknoloji yol haritasından, gelişmiş paketlemenin yalnızca daha yüksek yoğunluğa doğru ilerlemekle kalmayıp aynı zamanda entegrasyon esnekliğine de odaklanacağını görebiliyoruz. Co-EMIB ve ODI bu özelliği bünyesinde barındırmaktadır.

SoC'den SiP'ye ve ardından yongalara kadar elektronik entegrasyon giderek daha fazla yüksek verimliliğe, düşük kusur oranlarına ve yüksek yeniden kullanılabilirliğe odaklanıyor.

Intel'in milimetreküp başına işlevselliği maksimuma çıkarma çabası, yeni kitabımda birim hacim başına işlevsellik miktarını değerlendiren İşlev Yoğunluğu Yasası olarak tanımlanan konseptle uyumludur. Bu benzerlik Fonksiyon Yoğunluğu Kanununun doğruluğunu teyit etmektedir.

Entegre devre üretimi ve paketleme testleri, hem üretim hem de tasarım yönleri dahil olmak üzere yavaş yavaş birleşerek zorluklar ve daha fazla işbirliği fırsatı getiriyor.

Aşırı heterojen entegrasyon, gelişmiş paketlemenin yönü ve gelecekteki eğilimi olmaya devam ediyor.

Son olarak Intel'e ve Akademisyen Swan'a şahsım ve okurlarım adına şükranlarımı sunuyorum! Gelecekte daha fazla iletişim ve öğrenme fırsatına sahip olmayı umuyorum.