Sambungan dari "Segala Sesuatu Tentang Teknologi Pengemasan Canggih Intel (Bagian I)" 

Selanjutnya saya akan membagikan konten pada sumbu skalabilitas (Z) yang diwakili oleh sumbu Z pada Gambar 1. Teknologi Co-EMIB terletak di kuadran ini. Teknologi Co-EMIB menggabungkan teknologi 2D dan 3D menggunakan kombinasi EMIB dan Foveros untuk mencapai skalabilitas. Dengan Co-EMIB, kami dapat menempatkan lebih dari 40 chip ke dalam satu paket.

Arsitektur Co-EMIB didasarkan pada koneksi kepadatan tinggi antara chip pendamping dan chip bertumpuk, sehingga memungkinkan interkonektivitas yang lebih luas. Gambar di bawah menunjukkan bahwa HBM dapat ditempatkan bersama dengan Foveros atau dapat juga terdapat chip pendamping yang berbeda.

Hal ini sangat membantu kami karena dapat mengurangi jumlah TSV pada chip bagian bawah, yang memberi kami kemampuan untuk memberi daya langsung pada chip bagian atas. Ini adalah optimasi lain yang memungkinkan penyesuaian komprehensif bagi pelanggan melalui penambahan teknologi ODI. Di atas adalah rencana penelitian dan pengembangan serta hasil penelitian terbaru di bidang pengemasan canggih yang dibagikan oleh Intel.

Terima kasih banyak atas sharing luar biasa dari Akademisi Johanna Swan. Saya pribadi merasa sangat diuntungkan, dan saya yakin para pembaca akan merasakan pengalaman serupa. Melalui berbagi teknologi dari Intel, saya memperoleh pemahaman lebih dalam tentang teknologi seperti EMIB, Foveros, Chiplet, Co-EMIB, dan ODI, serta mempelajari lebih lanjut tentang teknologi Hybrid Bonding dan Self-Assembly. Selanjutnya, saya ingin bertanya kepada Akademisi Swan tentang beberapa topik hangat.

Chiplet, yang juga kami sebut sebagai ubin, penting untuk interkoneksi pengemasan, karena memungkinkan kami memperoleh IP kecil yang independen. Setelah kami memiliki IP independen, kami dapat menggabungkannya di banyak produk dengan kemampuan penggunaan kembali yang sangat tinggi. Kami dapat secara mendalam menyesuaikan produk yang diintegrasikan ke dalam kemasan sesuai dengan kebutuhan kami. Saya percaya penyesuaian adalah alasan sebenarnya untuk mencapai tahap integrasi heterogen berikutnya. Oleh karena itu, memperoleh IP dari node proses yang berbeda dan mengintegrasikannya secara heterogen ke dalam proses atau node yang berbeda dapat memungkinkan penyesuaian mendalam bagi pelanggan.

Saat ini, metode pengikatan dari wafer ke wafer (WoW) sedang dalam pengembangan. Bagaimana Intel memposisikan dirinya dalam metode ikatan ini?

Teknologi pengikatan wafer-to-wafer (WoW) memang sedang dalam pengembangan. Saat mempertimbangkan interkoneksi produk, saat ini ada dua metode: teknologi pengikatan wafer-to-wafer (WoW) dan chip-to-wafer (CoW). Saya yakin teknologi pengikatan wafer-to-wafer (WoW) dan chip-to-wafer (CoW) itu penting, tergantung pada produk Anda. Misalnya, untuk penumpukan memori, kita dapat melihat para pelaku industri saat ini menggunakan ikatan wafer-ke-wafer. Industri ini juga sedang mengerjakan pengikatan chip-ke-wafer, yang menghadirkan beberapa tantangan unik yang berbeda dari pengikatan wafer-ke-wafer, namun keduanya penting. Selain itu, teknologi Hybrid Bonding dapat diterapkan pada teknologi bonding wafer-to-wafer (WoW) dan chip-to-wafer (CoW).

Di manakah posisi teknologi integrasi 2.5D dan 3D saat ini? Pasar saat ini menghadirkan kombinasi kemasan 2.5D dan 3D. Bagaimana Intel memandang tren ini?

Teknologi integrasi 2.5D dan 3D berkembang pesat, dan saya yakin tren ini akan terus berlanjut. Selain itu, peluang dan keunggulan diferensiasi yang dihasilkan oleh tren ini sangatlah penting. Co-EMIB Intel adalah teknologi yang mirip dengan kombinasi 2.5D dan 3D, yang memungkinkan produk seperti Ponte Vecchio dari Intel. Pada akhirnya, peluang kami adalah menyediakan unit terbanyak per milimeter kubik dan mencapai fungsionalitas terbanyak per milimeter kubik. Kemasan tingkat lanjut akan terus diperkecil dan diperkecil ukurannya sehingga kita dapat mencapai fungsionalitas maksimal per milimeter kubik.

Ada juga banyak perusahaan pengemasan dan pengujian semikonduktor di Tiongkok, dan pangsa pasar mereka secara bertahap berkembang. Namun tingkat kemajuan teknologi saat ini belum mencapai level Intel dan Samsung. Apa alasan posisi terdepan Intel dalam teknologi pengemasan dan pengujian? Menurut Anda, bagaimana penelitian dan pengembangan teknologi pengemasan dan pengujian Tiongkok dapat ditingkatkan?

Secara umum, kunci untuk mengenali faktor diferensiasi dalam kemasan adalah pelanggan. Kami selalu berusaha untuk melayani pelanggan kami dan memberikan solusi unik kepada mereka, yang juga mendorong teknologi pengemasan canggih yang menjadi fokus kami. Jadi saya yakin peluangnya terletak pada kenyataan bahwa seiring kami terus melayani pelanggan, kebutuhan produk mereka juga terus berkembang, dan itulah alasan sebenarnya yang mendorong perlunya transformasi dalam pengemasan. Saya yakin jawaban atas pertanyaan ini adalah bahwa teknologi akan datang, dan kemajuan teknologi ini akan muncul seiring dengan berkembangnya kebutuhan pelanggan kami yang berbeda-beda. Oleh karena itu, memanfaatkan peluang ini akan bermanfaat untuk meningkatkan penelitian dan pengembangan teknologi pengemasan dan pengujian.

Dahulu, perusahaan manufaktur semikonduktor dan pengemasan semikonduktor terpisah. Saat ini, banyak pabrik pembuat chip mencoba mengembangkan teknologi pengemasan dan pengujian semikonduktor. Oleh karena itu, saya ingin mengetahui prediksi Anda untuk tren masa depan dalam pembuatan semikonduktor dan pengujian pengemasan semikonduktor. Akankah mereka bergabung atau berkembang menjadi mode hidup berdampingan?

Ini pertanyaan yang sangat bagus! Inilah yang membuat pengemasan canggih menjadi menarik. Karena ketika kita berbicara tentang ikatan hibrid 10 mikron, kita melihat bahwa kedua dunia ini menyatu. Saya sudah mulai mempelajari ciri-ciri lapisan logam yang kita gunakan, yang mempunyai ukuran ciri di bawah 10 mikron, misalnya 4 mikron. Sekarang, ukuran fitur untuk interkoneksi logam pada wafer dan ukuran fitur yang kami buat saat menyatukan chip ini sebagai bagian dari kemasan cukup konsisten. Jadi pembuatan chip dan pengujian pengemasan digabungkan, karena ukuran prosesnya serupa, yang menjadi tempat yang sangat penting dan menarik untuk inovasi. Pabrik wafer tradisional menggunakan teknologi pengemasan dan pengujian serta menciptakan area baru dalam pengemasan canggih. Saya yakin manufaktur semikonduktor dan pengujian pengemasan akan berjalan bersamaan.

Dalam strategi IDM 2.0, peran apa yang dimainkan oleh pengemasan lanjutan? Akankah teknologi pengemasan canggih Intel terbuka sepenuhnya bagi bisnis pengecoran masa depan? Apa rencana Intel untuk pengemasan lanjutan setelah IDM 2.0?

Saya yakin bagian pertama dari pertanyaan mengenai peran pengemasan lanjutan di IDM 2.0 adalah bahwa ini akan memainkan peran yang sangat penting karena merupakan faktor pembeda yang krusial. Kami akan memiliki banyak pelanggan dengan persyaratan berbeda, dan pengemasan canggih akan membantu kami menyesuaikan sesuai dengan persyaratan ini, menjadikannya aspek yang sangat penting. Dapat dipastikan bahwa pelanggan pabrik pengecoran Intel akan dapat menggunakan teknologi mutakhir kami. Kami akan menawarkan teknologi pengemasan canggih yang telah dikembangkan, termasuk 2D, 2.5D, dan 3D, dan menyediakan teknologi ini kepada pelanggan pengecoran kami untuk memenuhi kebutuhan unik mereka. Mendapatkan teknologi ini sangat penting bagi pelanggan untuk memenuhi kebutuhan produk spesifik mereka, dan teknologi ini juga dapat diperluas untuk memenuhi persyaratan tingkat yang lebih tinggi.

Pada pasar fan out packing saat ini terdapat dua jalur teknis yaitu FOWLP dan FOPLP. Kita semua tahu bahwa Samsung sedang mengembangkan FOPLP. Saya ingin tahu apakah Intel punya rencana untuk rute FOPLP?

Saya ingin mengatakan bahwa ini karena kuantitas mendorong permintaan. Pertanyaan Anda adalah apakah ada pengemasan tingkat wafer dan pengemasan tingkat panel, dan apakah Intel berencana beralih ke pengemasan tingkat panel. Intel telah terlibat aktif dalam rencana pengemasan Fan-Out selama bertahun-tahun, dan kami akan terus mengevaluasi apakah permintaan akan mendorong kami untuk mempertimbangkan pengemasan jenis FOPLP. Intel saat ini memiliki kemampuan untuk melakukan hal ini, dan hal ini terutama bergantung pada apakah kondisi pasar menginginkan kita beralih dari wafer ke panel. Ini adalah pertanyaan yang harus kita jawab, dan saya yakin pertanyaan seperti itu akan terus muncul. Kami akan terus melakukan penelitian dan pengembangan secara aktif di bidang ini, dan penting untuk mendorong peningkatan ukuran fitur dalam semua jenis teknologi pengemasan, baik yang dilakukan pada wafer atau panel; Saya yakin pasar akan mengambil keputusan untuk kami.

Hukum Moore secara bertahap memudar, dan teknologi pengemasan SiP diusulkan sebagai terobosan baru dalam pengemasan semikonduktor. CPU dan FPGA di server juga memerlukan SiP kelas atas. Bagaimana pandangan Intel terhadap teknologi pengemasan SiP? Akankah Intel menerapkan strategi ini? Selain itu, dapatkah teknologi Intel EMIB, CO-EMIB, dan Foveros dianggap sebagai teknologi pengemasan tingkat sistem?

Saya yakin integrasi system-in-package (SiP) pasti akan terus berlanjut. Teknologi SiP mencakup arsitektur 2D, 2.5D, dan 3D. Terkadang orang mengira pengemasan tingkat sistem adalah bagian dari integrasi heterogen 3D, namun kenyataannya, bukan hanya itu. Pengemasan tingkat sistem menekankan efektivitas sistem. Teknologi EMIB, CO-EMIB, dan Foveros semuanya berkontribusi dalam membentuk bagian pengemasan tingkat sistem. Pengemasan tingkat sistem menekankan penerapan sistem di dalam paket. Saat kami membuat modul Curie, kami mengimplementasikan sistem di dalam paket. Integrasi sistem dalam paket dapat mencakup banyak hal berbeda dan melengkapi fungsionalitas sistem. Jelasnya, 2D, 2.5D, dan 3D merupakan metode implementasi potensial untuk pengemasan tingkat sistem.

Dalam hal tata letak pengemasan lanjutan, pabrik pengecoran wafer, IDM, perusahaan fabless, vendor alat EDA, dll., semuanya telah bergabung. Apakah akan ada perbedaan yang signifikan dalam pemahaman tentang "pengemasan lanjutan" di antara berbagai jenis perusahaan ini? Apakah ada batasan yang jelas antara pengemasan lanjutan dan pengemasan tradisional?

Dari kemasan tradisional hingga kemasan canggih, apakah satu kesatuan atau ada batasan yang jelas? Saya percaya istilah "kemasan canggih" berarti bahwa ini adalah sebuah rangkaian kemajuan teknologi. Saya tidak yakin apakah ada perbedaan yang jelas antara pengemasan lanjutan dan pengemasan tradisional. Alasan mengapa ada istilah pengemasan lanjutan adalah karena kita perlu menumpuk chip dan menghubungkannya, yang merupakan persyaratan baru untuk alat EDA, daripada menempatkan chip secara tradisional pada kemasan organik, yang merupakan hal yang perlu ditangani oleh alat EDA tradisional. Sekarang kita memiliki lapisan tambahan, dimensi 3D tambahan, dan kita perlu mengoptimalkannya berdasarkan ini. Kita dihadapkan pada kenyataan bahwa seiring dengan terus berkembangnya kemasan canggih, alat EDA kita akan menjadi lebih kompleks dan mengharuskan seluruh ekosistem untuk menyatukan dan mengoptimalkan semuanya, serta memberikan kinerja yang lebih baik.

Dalam buku baru saya "Microsystems based on SiP Technology," saya mengusulkan konsep baru: Hukum Kepadatan Fungsi, yang mengevaluasi pengembangan sistem elektronik berdasarkan jumlah unit fungsional (UNIT Fungsi) per satuan volume. Ini menggeser standar penilaian dari hukum Moore pada bidang wafer ke ruang sistem elektronik, mengevaluasi derajat integrasi sistem elektronik dari perspektif tiga dimensi. Bagaimana Anda memandang hal ini?

Jika Anda bertanya tentang konsep mengukur tingkat integrasi sistem elektronik dari perspektif 3D, menurut saya ini adalah cara yang sangat baik untuk mengukur konsep yang Anda berikan. Saya yakin peluang kami terletak pada penyediaan lebih banyak fungsi per milimeter kubik kepada para insinyur dan teknologi baru. Jadi, saya sangat menyukai konsep yang Anda usulkan. Kita tahu ada ruang tiga dimensi, dan kita bisa mulai menjelajah lebih jauh di ruang tiga dimensi. Saya pikir ini adalah cara berpikir, dan saya sangat menghargai pemikiran seperti ini.

Fungsi utama kemasan tradisional adalah perlindungan chip, perluasan kerak, dan sambungan listrik. Selain itu, pengemasan tingkat lanjut menambahkan beberapa fungsi dan fitur. Pemahaman saya adalah bahwa meningkatkan kepadatan fungsi, memperpendek panjang interkoneksi, dan melakukan restrukturisasi sistem adalah tiga fitur baru yang penting dari pengemasan tingkat lanjut. Bagaimana Anda memandang hal ini?

Saya memahami poin yang Anda sebutkan, dan yang menarik bagi saya adalah apa arti istilah "restrukturisasi sistem". Di era heterogenitas ini, ketika kita mengadopsi alur proses yang berbeda dan menggabungkan kembali chip, restrukturisasi sistem mengacu pada cara menggabungkan kembali chip untuk meminimalkan overhead area, konsumsi daya, dan mencapai kinerja termal yang baik. Oleh karena itu, pemahaman saya adalah bahwa restrukturisasi sistem berarti bagaimana menggabungkan kembali chip dan mendapatkan kinerja yang optimal, overhead area yang minimal, dan konsumsi daya yang rendah. Melalui restrukturisasi sistem, kami dapat menggabungkan kembali chip dari node proses yang berbeda dengan lebih baik, meminimalkan overhead yang diperlukan, dan mencapai lebih banyak fungsionalitas per milimeter kubik.

Ketika kita berbicara tentang komputasi heterogen, apakah yang kita maksud adalah diferensiasi CPU, GPU, FPGA, dan arsitektur lainnya, atau apakah kita mengacu pada penggunaan integrasi heterogen untuk membentuk kemasan tingkat lanjut?

Saya tidak yakin apakah saya dapat membuat perbedaan yang jelas. Justru karena kami menggabungkan simpul-simpul proses yang berbeda ini untuk mendorong kesatuan yang berkesinambungan inilah yang kami sebut sebagai pengemasan. Oleh karena itu, mereka bersatu, dan kita belum benar-benar memisahkan mereka. Untuk mencapai hal ini, semua optimalisasi proses dan kolaborasi yang berbeda mendorong pengemasan canggih kami dan menciptakan integrasi heterogen ini.

Apakah teknologi Hybrid Bonding Intel dan teknologi pengemasan terintegrasi canggih lainnya saat ini memiliki keterbatasan? Bagaimana cara mengatasi masalah ini di masa depan?

Ada berbagai cara untuk melakukan Hybrid Bonding, termasuk WoW wafer-ke-wafer dan Kontrak Karya chip-ke-wafer. Secara keseluruhan, industri ini masih berupaya meningkatkan kematangan teknologi untuk produksi massal. Upaya industri diperlukan untuk mendorong Hybrid Bonding chip-ke-wafer untuk mencapai produksi massal. Ini adalah tahap di mana industri kita berada. Aspek penting lainnya adalah kebersihan. Tidak diragukan lagi, Hybrid Bonding adalah teknologi fisik, dan selama proses pengikatan, kebersihan yang tinggi harus dijaga. Kami melakukan ini pada suhu ruangan, yang merupakan keuntungan dari Hybrid Bonding. Namun, kemasan tersebut harus dijaga dengan sangat-sangat bersih, berbeda dengan kebersihan yang diwajibkan dalam kemasan tradisional. Perhatian harus diberikan pada masalah kebersihan ketika mengadopsi teknologi pengemasan canggih ini.

Apakah Anda yakin bahwa situasi pengemasan baru akan muncul di masa depan?

Saya pikir ini akan menjadi integrasi yang sangat heterogen. Saya percaya bahwa teknologi pengemasan yang canggih akan terus meminimalkan ukuran fitur. Seperti yang saya jelaskan sebelumnya, menyatukan IP kecil yang independen dalam bentuk chiplet adalah arah pengembangan pengemasan tingkat lanjut. Integrasi heterogen yang ekstrim adalah tren masa depan dari teknologi pengemasan yang canggih.

Sebagai kesimpulan,

Melalui komunikasi dan pertukaran mendalam dengan Akademisi Intel Johanna Swan, kami dapat menarik kesimpulan berikut:

Di masa depan pengemasan tingkat lanjut, kepadatan interkoneksi akan meningkat, jarak antara tonjolan untuk antarmuka interkoneksi akan menyusut hingga di bawah 10um, dan jumlah tonjolan per milimeter persegi akan melebihi 10,000.

Teknologi Hybrid Bonding banyak digunakan dalam pengemasan canggih dengan kepadatan tinggi. Dalam Ikatan Hibrid, tidak ada tonjolan, dan selain ikatan logam, badan silikon saling terikat. Tidak ada celah antara chip silikon dan tidak perlu mengisi lem. Ia juga memiliki kinerja pembuangan panas yang lebih baik karena silikon sendiri merupakan konduktor termal yang baik. Selain itu, teknologi Hybrid Bonding Intel dan teknologi TSMC-SoIC memiliki kesamaan yang mencolok.

Dari peta jalan teknologi Intel, kita dapat melihat bahwa pengemasan tingkat lanjut tidak hanya akan bergerak menuju kepadatan yang lebih tinggi namun juga fokus pada fleksibilitas integrasi. Co-EMIB dan ODI mewujudkan karakteristik ini.

Dari SoC hingga SiP dan kemudian ke chiplet, integrasi elektronik semakin berfokus pada efisiensi tinggi, tingkat kerusakan rendah, dan penggunaan kembali yang tinggi.

Upaya Intel untuk memaksimalkan fungsionalitas per milimeter kubik selaras dengan konsep yang digambarkan sebagai Hukum Kepadatan Fungsi dalam buku baru saya, yang mengevaluasi jumlah fungsionalitas per satuan volume. Kesamaan ini menegaskan kebenaran Hukum Kepadatan Fungsi.

Manufaktur sirkuit terpadu dan pengujian pengemasan secara bertahap digabungkan, termasuk aspek produksi dan desain, sehingga menghadirkan tantangan dan lebih banyak peluang untuk berkolaborasi.

Integrasi heterogen yang ekstrem tetap menjadi arah dan tren masa depan pengemasan yang canggih.

Akhirnya, atas nama saya sendiri dan para pembaca, saya mengucapkan terima kasih kepada Intel dan Akademisi Swan! Saya berharap memiliki kesempatan untuk komunikasi dan pembelajaran lebih lanjut di masa depan.