המשך מתוך "הכל על טכנולוגיית האריזה המתקדמת של אינטל (חלק א')" 

לאחר מכן, אחלוק את התוכן על ציר המדרגיות (Z) שמיוצג על ידי ציר ה-Z באיור 1. טכנולוגיית Co-EMIB ממוקמת ברבע זה. טכנולוגיית Co-EMIB משלבת טכנולוגיות דו-ממד ותלת-ממד תוך שימוש בשילוב של EMIB ו-Foveros להשגת מדרגיות. עם Co-EMIB, אנו יכולים להכניס למעלה מ-2 שבבים בחבילה אחת.

ארכיטקטורת Co-EMIB מבוססת על חיבורים בצפיפות גבוהה בין שבבים נלווים לשבבים מוערמים, המאפשרת מגוון רחב יותר של קישוריות. האיור שלהלן מראה שניתן למקם את HBM יחד עם Foveros או שיכולים להיות שבבים נלווים שונים.

זה מאוד מועיל עבורנו מכיוון שהוא יכול להפחית את מספר TSVs בשבב התחתון, מה שמספק לנו את היכולת להפעיל ישירות את השבב העליון. מדובר באופטימיזציה נוספת המאפשרת התאמה אישית מקיפה ללקוחות באמצעות הוספת טכנולוגיית ODI. למעלה מוצגת תוכנית המחקר והפיתוח וכן תוצאות המחקר העדכניות ביותר בתחום האריזות המתקדמות המשותפות לאינטל.

תודה רבה על השיתוף הנפלא מהאקדמיה יוהנה סוואן. אני אישית מרגיש מועיל מאוד, ואני מאמין שהקוראים יזכו לחוויה דומה. באמצעות שיתוף הטכנולוגיה מאינטל, השגתי הבנה מעמיקה יותר של טכנולוגיות כגון EMIB, Foveros, Chiplet, Co-EMIB ו-ODI, ולמדתי עוד על טכנולוגיות הדבקה היברידית והרכבה עצמית. לאחר מכן, ברצוני לשאול את אקדמאי ברבור על כמה נושאים חמים.

Chiplets, שאנו מתייחסים אליהם גם כאריחים, חשובים עבור חיבורי אריזה, מכיוון שהם מאפשרים לנו להשיג כתובות IP עצמאיות קטנות. ברגע שיש לנו כתובות IP עצמאיות, נוכל לערבב אותן במוצרים רבים עם יכולת שימוש חוזרת גבוהה מאוד. אנו יכולים להתאים באופן עמוק מוצרים המשולבים באריזה בהתאם לצרכים שלנו. אני מאמין שהתאמה אישית היא הסיבה האמיתית להשגת השלב הבא של אינטגרציה הטרוגנית. לכן, השגת כתובות IP מצמתי תהליכים שונים ושילובם בצורה הטרוגנית בתהליכים או צמתים שונים יכולים לאפשר התאמה אישית עמוקה ללקוחות.

נכון לעכשיו, שיטת ההדבקה מוואפר לופל (WoW) נמצאת בפיתוח. איך אינטל ממצבת את עצמה בשיטת ההדבקה הזו?

טכנולוגיית הדבקת רקיק-לוואפר (WoW) אכן נמצאת בפיתוח. כאשר בוחנים את החיבור בין מוצרים, קיימות כיום שתי שיטות: טכנולוגיות חיבור רקיק-ל-WoW (WoW) ו-Chip-to-Wafer (CoW). אני מאמין שטכנולוגיות הדבקה של רקיק-ל-WoW (WoW) וגם של שבב-ל-Wafer (CoW) חשובות, בהתאם למוצר שלך. לדוגמה, עבור ערימת זיכרון, אנו יכולים לראות שחקני תעשייה משתמשים כיום בחיבור בין רקיק. התעשייה גם עובדת על הדבקת שבב-ל-Wafer, מה שמציג כמה אתגרים ייחודיים שונים מהדבקה של רקיק-ל-Wafer, אבל שניהם חשובים. בנוסף, ניתן ליישם טכנולוגיית הדבקה היברידית הן על טכנולוגיות הדבקה של רקיק-ל-WoW (WoW) וגם על טכנולוגיות הדבקה שבב-ל-Wafer (CoW).

היכן עומדות כיום טכנולוגיות אינטגרציה של 2.5D ו-3D? השוק מציג כיום שילוב של אריזות 2.5D ותלת מימד. איך אינטל רואה את המגמה הזו?

טכנולוגיות שילוב 2.5D ותלת מימד מתפתחות במהירות, ואני מאמין שהמגמה הזו תימשך. יתר על כן, ההזדמנויות ויתרונות הבידול שהביאו למוצרים על ידי מגמה זו הם קריטיים. Co-EMIB של אינטל היא טכנולוגיה הדומה לשילוב של 3D ותלת מימד, מה שמאפשר מוצרים כמו Ponte Vecchio של אינטל. בסופו של דבר, ההזדמנות שלנו היא לספק את מירב היחידות למילימטר מעוקב ולהשיג את מירב הפונקציונליות למילימטר מעוקב. האריזה המתקדמת תמשיך להצטמצם ולהצטמצם בגודלה כדי שנוכל להשיג את הפונקציונליות המקסימלית למילימטר מעוקב.

ישנן גם חברות אריזה ובדיקות מוליכים למחצה רבים בסין, ונתח השוק שלהן מתרחב בהדרגה. עם זאת, רמת הקידמה הטכנולוגית כיום אינה מגיעה לרמה של אינטל וסמסונג. מהי הסיבה למעמדה המוביל של אינטל בטכנולוגיית אריזה ובדיקה? כיצד לדעתך ניתן לשפר את המחקר והפיתוח של טכנולוגיות האריזה והבדיקות של סין?

באופן כללי, המפתח להכרה בגורם הבידול באריזה הוא הלקוח. מאז ומתמיד חתרנו לשרת את לקוחותינו ולספק להם פתרונות ייחודיים, מה שהניע גם את טכנולוגיות האריזה המתקדמות בהן אנו מתמקדים. אז אני מאמין שההזדמנות טמונה בעובדה שככל שאנו ממשיכים לשרת את הלקוחות שלנו, גם צרכי המוצר שלהם מתפתחים, וזו הסיבה האמיתית שמניעה את הצורך בשינוי באריזה. אני מאמין שהתשובה לשאלה זו היא שהטכנולוגיה תגיע, וההתקדמות הטכנולוגית הזו תופיע ככל שהצרכים המבדילים של הלקוחות שלנו יתפתחו. לכן, ניצול הזדמנות זו יועיל לשיפור האריזה ובדיקת מחקר ופיתוח טכנולוגי.

בעבר חברות לייצור מוליכים למחצה ואריזות מוליכים למחצה היו נפרדות. כעת, מפעלי ייצור שבבים רבים מנסים לפתח טכנולוגיות אריזה ובדיקות מוליכים למחצה. לכן, אני רוצה לדעת את התחזיות שלך לגבי המגמות העתידיות של ייצור מוליכים למחצה ובדיקות אריזות מוליכים למחצה. האם הם יתמזגו או יתפתחו למצב דו-קיום?

זו שאלה טובה מאוד! זה בדיוק מה שהופך את האריזה המתקדמת למרגשת. כי כשאנחנו מדברים על קשר היברידי של 10 מיקרון, אנחנו רואים ששני העולמות האלה מתמזגים. התחלתי לחקור את המאפיינים של שכבות מתכת שבהן אנו משתמשים, בעלות גדלי תכונה מתחת ל-10 מיקרון, למשל, 4 מיקרון. כעת, גדלי התכונה עבור חיבורי מתכת על רקיק וגדלי התכונה שאנו יוצרים בעת חיבור השבבים הללו כחלק מהאריזה הם די עקביים. אז ייצור שבבים ובדיקות אריזה מתמזגים, שכן גדלי התהליך דומים, מה שהפך למקום חשוב ומעניין מאוד לחדשנות. פאב פרוסות מסורתיות משתמשות בטכנולוגיות אריזה ובדיקות ויוצרות תחום חדש לגמרי באריזה מתקדמת. אני מאמין שייצור מוליכים למחצה ובדיקות אריזה יתחברו בהדרגה.

באסטרטגיית IDM 2.0, איזה תפקיד ממלאת אריזות מתקדמות? האם טכנולוגיות האריזה המתקדמות של אינטל ייפתחו במלואן לעסקי יציקה עתידיים? מהן התוכניות של אינטל לאריזה מתקדמת לאחר IDM 2.0?

אני מאמין שהחלק הראשון של השאלה לגבי תפקידה של אריזה מתקדמת ב-IDM 2.0 הוא שהיא תמלא תפקיד חשוב מאוד כי היא מהווה גורם מבדל מכריע. יהיו לנו לקוחות רבים עם דרישות שונות, ואריזה מתקדמת תעזור לנו להתאים אישית בהתאם לדרישות אלו, מה שהופך אותו להיבט קריטי מאוד. אפשר להיות בטוח שלקוחות מפעלי היציקה של אינטל יוכלו להשתמש בטכנולוגיות החדישות שלנו. אנו נציע טכנולוגיות אריזה מתקדמות שכבר פותחו, כולל 2D, 2.5D, 3D, ונספק טכנולוגיות אלו ללקוחות היציקה שלנו כדי לענות על הצרכים הייחודיים שלהם. השגת טכנולוגיות אלו חשובה מאוד עבור הלקוחות כדי לעמוד בדרישות המוצר הספציפיות שלהם, וניתן להרחיב את הטכנולוגיות הללו כדי לעמוד בדרישות ברמה גבוהה יותר.

בשוק אריזות המניפה הנוכחיות, ישנם שני מסלולים טכניים, כלומר FOWLP ו-FOPLP. כולנו יודעים שסמסונג מפתחת FOPLP. ברצוני לדעת אם לאינטל יש תוכניות למסלול ה-FOPLP?

אני רוצה לומר שזה בגלל שהכמות מניעה את הביקוש. השאלה שלך היא האם יש אריזה ברמת רקיק ואריזה ברמת הפאנל, והאם אינטל מתכננת להתקדם לעבר אריזה ברמת הפאנל. אינטל הייתה מעורבת באופן פעיל בתוכנית האריזה Fan-Out במשך שנים רבות, ואנו נמשיך להעריך אם הביקוש יביא אותנו לשקול אריזה מסוג FOPLP. לאינטל יש כרגע את היכולת לעשות זאת, וזה תלוי בעיקר אם תנאי השוק רוצים שנעבור מופלס לפאנלים. זו שאלה שעלינו לענות עליה, ואני מאמין ששאלות כאלה ימשיכו לעלות. אנו נמשיך לחקור ולפתח באופן פעיל בתחום זה, וחשוב לדחוף לשיפורי גודל הפיצ'רים בכל סוג של טכנולוגיית אריזה, בין אם היא נעשית על גבי וופרים או פאנלים; אני מאמין שהשוק יקבל את ההחלטה עבורנו.

חוק מורס דועך בהדרגה, וטכנולוגיית אריזת SiP מוצעת כפריצת דרך חדשה באריזת מוליכים למחצה. CPUs ו-FPGAs בשרתים דורשים גם SiP מתקדם. כיצד אינטל רואה את טכנולוגיית אריזת SiP? האם אינטל תתפרס בתחום הזה? יתר על כן, האם טכנולוגיות EMIB, CO-EMIB ו-Foveros של אינטל יכולות להיחשב לטכנולוגיות אריזה ברמת המערכת?

אני מאמין ששילוב מערכת בתוך חבילה (SiP) בהחלט יימשך. טכנולוגיית SiP כוללת את הארכיטקטורות של 2D, 2.5D, 3D. לפעמים אנשים חושבים שאריזה ברמת המערכת היא חלק מאינטגרציה הטרוגנית תלת מימדית, אבל במציאות, זה לא רק זה. אריזה ברמת המערכת מדגישה את יעילות המערכת. טכנולוגיות EMIB, CO-EMIB ו-Foveros תורמות כולן להוות חלק מהאריזה ברמת המערכת. אריזה ברמת המערכת שמה דגש על הטמעת המערכת בתוך החבילה. כאשר אנו יוצרים מודולים של Curie, אנו מיישמים את המערכת בתוך החבילה. אינטגרציה של מערכת בתוך חבילה יכולה לכלול דברים רבים ושונים ולהשלים את הפונקציונליות של המערכת. ברור ש-3D, 2D ו-2.5D הן כולן שיטות יישום פוטנציאליות לאריזה ברמת המערכת.

בכל הנוגע לפריסה של אריזות מתקדמות, הצטרפו כולם מפעלי יציקות פרוסות, IDMs, חברות אגדות, ספקי כלי EDA וכו'. האם יהיו הבדלים משמעותיים בהבנה של "אריזה מתקדמת" בין סוגי החברות השונות הללו? האם יש גבול ברור בין אריזה מתקדמת לאריזה מסורתית?

מאריזה מסורתית ועד לאריזה מתקדמת, האם זה רצף או שיש גבול ברור? אני מאמין שהמונח "אריזה מתקדמת" מסמל שזהו רצף של התקדמות טכנולוגית. אני לא בטוח אם יש הבחנה ברורה בין אריזה מתקדמת לאריזה מסורתית. הסיבה שבגללה יש את המונח אריזה מתקדמת היא שעלינו לערום שבבים ולחבר ביניהם, וזו דרישה חדשה לכלי EDA, במקום להניח שבבים באופן מסורתי על אריזות אורגניות, וזה מה שכלי EDA מסורתיים צריכים להתמודד. כעת יש לנו שכבות נוספות, מימד תלת מימדי נוסף, ועלינו לבצע אופטימיזציה על בסיס זה. אנו מתמודדים עם העובדה שככל שהאריזה המתקדמת תמשיך להתפתח, כלי ה-EDA שלנו יהפכו למורכבים יותר וידרשו מכל המערכת האקולוגית להפגיש הכל ולבצע אופטימיזציה ולהביא לנו ביצועים טובים יותר.

בספר החדש שלי "מיקרו-מערכות המבוססות על טכנולוגיית SiP", אני מציע מושג חדש: חוק צפיפות הפונקציות, שמעריך את הפיתוח של מערכות אלקטרוניות על סמך מספר היחידות הפונקציונליות (Function UNITs) ליחידת נפח. הוא מעביר את תקן השיפוט מחוק מור על מישור ה-Wafer למרחב של מערכות אלקטרוניות, ומעריך את מידת האינטגרציה של מערכות אלקטרוניות מנקודת מבט תלת מימדית. איך אתה רואה את זה?

אם אתה שואל על הרעיון של מדידת רמת האינטגרציה של מערכות אלקטרוניות מנקודת מבט תלת מימדית, אני חושב שזו דרך טובה מאוד לכמת את הרעיון שסיפקת. אני מאמין שההזדמנות שלנו טמונה במתן יותר פונקציונליות לכל מילימטר מעוקב למהנדסים ולטכנולוגיות חדשות. אז אני מאוד אוהב את הרעיון שהצעת. אנחנו יודעים שיש מרחב תלת מימדי, ואנחנו יכולים להתחיל לחקור יותר במרחב התלת מימדי. אני חושב שזו דרך חשיבה, ואני מאוד מעריך את סוג החשיבה הזה.

הפונקציות העיקריות של האריזה המסורתית הן הגנה על שבבים, הרחבת אבנית וחיבור לחשמל. נוסף על אלה, אריזה מתקדמת מוסיפה כמה פונקציות ותכונות. ההבנה שלי היא שהגדלת צפיפות הפונקציות, קיצור אורך החיבורים ההדדיים וביצוע ארגון מחדש של המערכת הם שלוש תכונות חדשות וחשובות של אריזה מתקדמת. איך אתה רואה את זה?

אני מבין את הנקודות שציינת, ומה שמעניין אותי זה מה פירוש המושג "ארגון מחדש של המערכת". בעידן זה של הטרוגניות, כאשר אנו מאמצים זרימות תהליכים שונות ומשלבים שבבים מחדש, ארגון מחדש של המערכת מתייחס לאופן שבו ניתן לשלב שבבים מחדש כדי למזער את תקורה השטח, את צריכת החשמל ולהשיג ביצועים תרמיים טובים. לכן, ההבנה שלי היא שארגון מחדש של המערכת פירושו איך לשלב מחדש שבבים ולהשיג ביצועים מיטביים, תקורה מינימלית של שטח וצריכת חשמל נמוכה. באמצעות ארגון מחדש של המערכת, נוכל לשלב מחדש שבבים מצומתי תהליך שונים, למזער את התקורה הנדרשת ולהשיג יותר פונקציונליות לכל מילימטר מעוקב.

כאשר אנו מדברים על מחשוב הטרוגני, האם אנו מתייחסים להבחנה של CPU, GPU, FPGA וארכיטקטורות אחרות, או שאנו מתכוונים לשימוש באינטגרציה הטרוגנית ליצירת אריזה מתקדמת?

אני לא בטוח אם אני יכול לעשות הבחנה ברורה. בדיוק בגלל שאנחנו משלבים את צמתי התהליך השונים כדי להניע את האחדות הרציפה הזו אנחנו קוראים לזה אריזה. לכן, הם ביחד, ולא באמת ניתקנו אותם. כדי להשיג זאת, כל אופטימיזציות התהליך ושיתופי הפעולה השונים הללו מניעים את האריזה המתקדמת שלנו ויוצרים את השילוב ההטרוגני הזה.

האם לטכנולוגיית ה-Hybrid Bonding של אינטל ולטכנולוגיות אריזה משולבות מתקדמות אחרות יש כיום מגבלות? כיצד יטופלו אלה בעתיד?

ישנן דרכים שונות לביצוע הדבקה היברידית, כולל WoW של רקיק-ל-Wafer ו-Chip-to-Wfer CoW. בסך הכל, התעשייה עדיין פועלת לשיפור בשלות הטכנולוגיה לייצור המוני. נדרשים מאמצים בתעשייה כדי להניע את ההיברידיות של שבב-ל-Wafer כדי להשיג ייצור המוני. זה השלב שבו נמצאת התעשייה שלנו. היבט מרכזי נוסף הוא ניקיון. ללא ספק, Hybrid Bonding היא טכנולוגיה פיזיקלית, ובמהלך תהליך ההדבקה יש לשמור על ניקיון גבוה. אנחנו עושים זאת בטמפרטורת החדר, וזה יתרון של הדבקה היברידית. עם זאת, יש לשמור עליו מאוד מאוד נקי, וזה שונה מהניקיון הנדרש באריזות מסורתיות. יש לשים לב לבעיות הניקיון בעת ​​אימוץ טכנולוגיות אריזה מתקדמות אלו.

האם אתה מאמין שמצבי אריזה חדשים יצוצו בעתיד?

אני חושב שזו תהיה אינטגרציה הטרוגנית קיצונית. אני מאמין שטכנולוגיות אריזה מתקדמות ימשיכו למזער את גדלי התכונות. כפי שתיארתי קודם לכן, חיבור בין כתובות IP עצמאיות קטנות בצורת שבבים הוא הכיוון של פיתוח אריזות מתקדם. אינטגרציה הטרוגנית קיצונית היא הטרנד העתידי של טכנולוגיות אריזה מתקדמות.

לסיכום,

באמצעות תקשורת מעמיקה וחילופי דברים עם האקדמיה של אינטל יוהנה סוואן, אנו יכולים להסיק את המסקנות הבאות:

בעתיד האריזה המתקדמת, צפיפות החיבורים ההדדית תגדל, המרחק בין בליטות לממשקים מקושרים יתכווץ מתחת ל-10um ומספר הבליטות למילימטר רבוע יעלה על 10,000.

טכנולוגיית הדבקה היברידית נמצאת בשימוש נרחב באריזות מתקדמות בצפיפות גבוהה. ב-Hybrid Bonding, אין בליטות, ומלבד התקשרות מתכת, גופי סיליקון מתחברים זה לזה. אין רווחים בין שבבי סיליקון ואין צורך בדבק מילוי. יש לו גם ביצועי פיזור חום טובים יותר מכיוון שהסיליקון עצמו הוא מוליך תרמי טוב. בנוסף, לטכנולוגיית ה-Hybrid Bonding של אינטל ולטכנולוגיית TSMC-SoIC יש קווי דמיון בולטים.

ממפת הדרכים הטכנולוגית של אינטל, אנו יכולים לראות כי אריזה מתקדמת לא רק תלך לקראת צפיפות גבוהה יותר, אלא גם תתמקד בגמישות של אינטגרציה. Co-EMIB ו-ODI מגלמים מאפיין זה.

מ-SoC ל-SiP ולאחר מכן ל-chiplets, האינטגרציה האלקטרונית מתמקדת יותר ויותר ביעילות גבוהה, שיעורי פגמים נמוכים ושימוש חוזר גבוה.

השאיפה של אינטל למקסום פונקציונליות למילימטר מעוקב עולה בקנה אחד עם הרעיון המתואר כחוק צפיפות הפונקציות בספר החדש שלי, שמעריך את כמות הפונקציונליות ליחידת נפח. דמיון זה מאשר את נכונות חוק צפיפות התפקוד.

ייצור מעגלים משולבים ובדיקות אריזה מתמזגים בהדרגה, כולל היבטי ייצור ועיצוב, ומביאים אתגרים והזדמנויות נוספות לשיתוף פעולה.

אינטגרציה הטרוגנית קיצונית נותרה הכיוון והמגמה העתידית של אריזות מתקדמות.

לבסוף, בשמי ובשם הקוראים, אני מביע את תודתי לאינטל וברבור האקדמיה! אני מקווה שתהיה לי הזדמנות להמשך תקשורת ולמידה בעתיד.