هناك أسباب تاريخية وراء شهرة تقنية ما انطلاقًا من مجال مهني ضيق نسبيًا، كما أن ترويج الشركات المعروفة لا ينفصل عن ذلك. فشركة آبل هي من عرّفت الجمهور بتقنية SiP، وبفضل شركة TSMC استطاعت تقنيات التغليف المتقدمة جذب اهتمام واسع النطاق. أعلنت آبل أن ساعتها الذكية iWatch تستخدم تقنية SiP، ومنذ ذلك الحين أصبحت هذه التقنية معروفة على نطاق واسع. وأكدت TSMC أنها، إلى جانب التقنية المتقدمة، بحاجة أيضًا إلى الانخراط في مجال التغليف المتقدم. ولذلك، بات التغليف المتقدم يُعتبر في الصناعة بنفس أهمية التقنية المتقدمة. في السنوات الأخيرة، استمر ظهور تقنيات التغليف المتقدمة، وتزايدت المصطلحات الجديدة تباعًا، مما أدى إلى بعض الارتباك. حاليًا، يوجد ما لا يقل عن عشرات الأسماء المتعلقة بالتغليف المتقدم. على سبيل المثال: WLP (حزمة على مستوى الرقاقة)، ​​وFIWLP (حزمة على مستوى الرقاقة مع مروحة داخلية)، وFOWLP (حزمة على مستوى الرقاقة مع مروحة خارجية)، وeWLB (مصفوفة شبكية كروية مدمجة على مستوى الرقاقة)، ​​وCSP (حزمة على مستوى الشريحة)، وWLCSP (حزمة على مستوى الشريحة على مستوى الرقاقة)، ​​وCoW (شريحة على رقاقة)، ​​وWoW (رقاقة على رقاقة)، ​​وFOPLP (حزمة على مستوى اللوحة مع مروحة خارجية)، وInFO (مروحة خارجية متكاملة)، وCoWoS (شريحة على رقاقة على ركيزة)، وHBM (ذاكرة عالية النطاق الترددي)، وHMC (مكعب الذاكرة الهجين)، وWide-IO (إدخال/إخراج واسع)، وEMIB (جسر توصيل متعدد الرقائق مدمج)، وFoveros، وCo-EMIB، وODI (توصيل متعدد الاتجاهات)، و3D IC، وSoIC، وX-Cube... إلخ... هذه تقنيات تغليف متقدمة. كيف نميز ونفهم هذه التقنيات المتقدمة المذهلة؟ هذا ما يهدف هذا المقال إلى إيصاله للقراء. أولاً، لتسهيل التمييز، نقسم التغليف المتقدم إلى فئتين:① تقنية تغليف متطورة تعتمد على امتداد مستوى XY، بشكل رئيسي من خلال RDL لتمديد الإشارة والربط البيني؛② تقنية تغليف متطورة تعتمد على امتداد المحور Z، بشكل رئيسي من خلال تقنية TSV لتمديد الإشارة والربط البيني.  
   استنادًا إلى امتداد المستوى XY تكنولوجيا التعبئة والتغليف المتقدمة
 

يشير مستوى XY هنا إلى رقاقة السيليكون أو مستوى XY للشريحة. السمة المميزة لهذا النوع من التغليف هي عدم وجود ثقوب TSV في السيليكون. يتم تنفيذ تقنية تمديد الإشارة بشكل أساسي عبر طبقة RDL. عادةً لا توجد ركيزة. يتم توصيل أسلاك RDL بجسم السيليكون للشريحة أو على قالب إضافي. نظرًا لعدم وجود ركيزة في المنتج النهائي، فإن هذه الأغلفة رقيقة نسبيًا وتُستخدم حاليًا على نطاق واسع في الهواتف الذكية.

1.فولب

FOWLP (حزمة مستوى الرقاقة ذات المروحة) هي نوع من WLP (حزمة مستوى الرقاقة)، ​​لذلك نحتاج إلى فهم تغليف مستوى الرقاقة WLP أولاً.

قبل ظهور تقنية WLP، كانت خطوات عملية التغليف التقليدية تتم بشكل أساسي بعد تقطيع الرقاقة. حيث كانت الرقاقة تُقطع أولاً، ثم تُغلف بأشكال مختلفة.

ظهرت تقنية تغليف الرقاقات على مستوى الرقاقة (WLP) حوالي عام 2000. يوجد نوعان منها: التغليف الداخلي (Fan-in) والتغليف الخارجي (Fan-out). يختلف تغليف الرقاقات على مستوى الرقاقة (WLP) عن التغليف التقليدي. في عملية التغليف، يتم التركيز بشكل أساسي على الرقاقة نفسها، حيث تُجرى عملية التغليف الكاملة عليها، وبعد اكتمالها، تُقطع إلى شرائح. ونظرًا لتقطيعها بعد التغليف، يكون حجم الشريحة المغلفة مماثلاً تقريبًا لحجم الشريحة غير المغلفة، ولذلك يُطلق عليها أيضًا اسم تغليف الرقاقات على مستوى الشريحة (CSP) أو تغليف الرقاقات على مستوى الرقاقة (WLCSP). يتوافق هذا النوع من التغليف مع توجه السوق نحو المنتجات الإلكترونية الاستهلاكية الخفيفة والصغيرة والقصيرة والرفيعة. تتميز هذه التقنية بانخفاض السعة والحث الطفيليين، وانخفاض التكلفة، وتبديد الحرارة الجيد.

في البداية، اعتمدت تقنية WLP في الغالب على النوع ذي المروحة الداخلية، والذي يمكن تسميته بتقنية WLP ذات المروحة الداخلية أو FIWLP. ويُستخدم هذا النوع بشكل أساسي في الرقائق ذات المساحة الأصغر وعدد أقل من الأطراف.

مع تطور تقنية الدوائر المتكاملة، تتقلص مساحة الشريحة، ولا تتسع هذه المساحة لعدد كافٍ من الأطراف. لذلك، تم تطوير تقنية تغليف Fan-Out WLP، المعروفة أيضًا باسم FOWLP، والتي تستفيد بشكل كامل من طبقة إعادة التوزيع (RDL) للتوصيلات خارج مساحة الشريحة للحصول على عدد أكبر من الأطراف.

في تقنية FOWLP، ولأن طبقات إعادة التوزيع (RDL) والنتوءات (Bump) تُوجّه إلى محيط الشريحة العارية، يجب أولاً تقطيع رقاقة الشريحة العارية وتقسيمها، ثم يُعاد تجميع الشرائح العارية المستقلة في عملية تصنيع الرقاقات. وبناءً على ذلك، ومن خلال المعالجة الدفعية والتوصيلات السلكية المعدنية، تتشكل العبوة النهائية. يوضح الشكل أدناه عملية تغليف FOWLP.

يدعم العديد من الشركات بروتوكول FOWLP، وتختلف طرق التسمية من شركة لأخرى. يوضح الشكل أدناه بروتوكول FOWLP الذي توفره الشركات الكبرى.

سواءً استُخدمت تقنية Fan-in أو Fan-out، فإنّ الربط بين تغليف الرقاقات على مستوى الرقاقة (WLP) ولوحة الدوائر المطبوعة (PCB) يتم عبر تقنية Flip Chip. يُوجّه الجانب النشط من الرقاقة لأسفل باتجاه لوحة الدوائر المطبوعة، مما يُتيح أقصر مسار كهربائي، ويضمن سرعة أعلى وتأثيرات طفيلية أقل. من جهة أخرى، وبفضل استخدام التغليف الدفعي، يُمكن تغليف الرقاقة بأكملها دفعة واحدة، ويُعدّ خفض التكلفة دافعًا إضافيًا لتغليف الرقاقات على مستوى الرقاقة.  2.معلوماتتقنية InFO (التوزيع المتكامل للرقائق) هي تقنية تغليف متطورة من نوع FOWLP، طورتها شركة TSMC عام 2017. وهي عبارة عن دمج لعملية FOWLP، ويمكن فهمها على أنها دمج لعمليات توزيع رقائق متعددة، بينما تركز FOWLP على عملية توزيع الرقائق نفسها. تتيح InFO إمكانية دمج رقائق متعددة، ويمكن تطبيقها على تغليف رقائق الترددات اللاسلكية، ومعالجات الصوت والصورة، ومعالجات الرسومات، ورقائق الشبكات. يوضح الشكل أدناه مخطط مقارنة بين تقنيات InFO وFOWLP وInFO.

في السنوات الأولى، كانت شركة سامسونج تُنتج معالجات هواتف آيفون من آبل، لكن شركة TSMC تلقت طلبات لجيلين من معالجات آيفون، بدءًا من معالج Apple A11. ومن أهم العوامل المؤثرة في ذلك تقنية التغليف الجديدة InFO من TSMC، والتي تسمح بتوصيل الرقائق مباشرةً، مما يقلل من سمكها ويوفر مساحة قيّمة للبطاريات أو المكونات الأخرى.

بدأت شركة آبل باستخدام تقنية التغليف InFO مع هاتف iPhone 7، وستستمر في استخدامها. كما ستبدأ هواتف iPhone 8 وiPhone X وغيرها من العلامات التجارية للهواتف المحمولة في المستقبل باستخدام هذه التقنية. وقد أدى اندماج آبل مع شركة TSMC إلى تغيير وضع تطبيق تقنية التغليف FOWLP، مما سيمكن السوق من قبولها تدريجيًا وتطبيقها على نطاق واسع.  3．فوبلبتعتمد تقنية FOPLP (تغليف اللوحة على مستوى اللوحة) على أفكار وتقنيات FOWLP، ولكنها تستخدم لوحة أكبر، مما يسمح بإنتاج كميات كبيرة من المنتجات المعبأة تفوق أضعاف إنتاج رقائق السيليكون بقطر 300 مم. تُعد تقنية FOPLP امتدادًا لتقنية FOWLP، حيث تُنفذ عملية التوزيع على لوحة حاملة مربعة أكبر، ولذلك سُميت بتقنية تغليف FOPLP. يمكن أن تكون لوحة الحاملة لوحة PCB أو لوحة زجاجية لشاشات LCD. حاليًا، تستخدم FOPLP لوحة حاملة PCB بقياس 24-18 بوصة (610-457 مم)، أي ما يعادل أربعة أضعاف مساحة رقاقة السيليكون بقطر 300 مم. لذا، يمكن اعتبارها ببساطة عملية واحدة قادرة على إنتاج كميات كبيرة من منتجات التغليف المتقدمة التي تفوق حجم رقاقة السيليكون بقطر 300 مم بأربعة أضعاف. وكما هو الحال في عملية FOWLP، تُمكّن تقنية FOPLP من دمج عمليات التغليف الأمامية والخلفية. يمكن اعتبارها عملية تغليف لمرة واحدة، مما يساهم بشكل كبير في خفض تكاليف الإنتاج والمواد. توضح الصورة أدناه مقارنة بين تقنيتي FOWLP و FOPLP.

تستخدم تقنية FOPLP تقنية إنتاج لوحات الدوائر المطبوعة لإنتاج RDL. ويبلغ عرض الخط والمسافة بين الخطوط فيها حاليًا أكثر من 10 ميكرومتر. وتستخدم معدات SMT لتركيب الرقائق والمكونات السلبية. ونظرًا لأن مساحة اللوحة أكبر بكثير من مساحة الرقاقة، يمكن تغليف عدد أكبر من المنتجات في وقت واحد. وبالمقارنة مع تقنية FOWLP، تتميز FOPLP بميزة التكلفة الأكبر. وتستثمر حاليًا كبرى شركات التغليف حول العالم، بما في ذلك سامسونج للإلكترونيات وASE، بنشاط في تقنية معالجة FOPLP.  4.EMIBاقترحت شركة إنتل تقنية التغليف المتقدمة EMIB (جسر الربط البيني متعدد الرقائق المدمج)، وهي تقنية ربط بيني متعددة الرقائق مدمجة، وقامت بتطبيقها على نطاق واسع. تختلف EMIB عن تقنيات التغليف المتقدمة الثلاث المذكورة سابقًا، فهي تعتمد على الركيزة. ونظرًا لعدم احتوائها على تقنية TSV، تُصنف EMIB أيضًا كتقنية تغليف متقدمة تعتمد على امتداد المستوى XY. يشبه مفهوم EMIB التغليف ثنائي الأبعاد ونصف (2.5D) القائم على وصلات السيليكون البينية، والذي يوفر ربطًا محليًا عالي الكثافة عبر رقائق السيليكون. بالمقارنة مع التغليف التقليدي بحجم 2.5 بوصة، تتميز تقنية EMIB بمزايا عديدة، منها إنتاجية التغليف العادية، وعدم الحاجة إلى عمليات إضافية، والتصميم البسيط لعدم وجود تقنية TSV. في حين أن رقائق النظام على شريحة (SoC) التقليدية، ووحدة المعالجة المركزية (CPU)، ووحدة معالجة الرسومات (GPU)، ووحدة التحكم بالذاكرة، ووحدة التحكم بالإدخال/الإخراج، لا يمكن تصنيعها إلا باستخدام عملية واحدة. أما باستخدام تقنية EMIB، فتتطلب وحدة المعالجة المركزية ووحدة معالجة الرسومات عمليات تصنيع عالية الدقة، ويمكن استخدام عملية 10 نانومتر. بينما يمكن استخدام عملية 14 نانومتر لوحدة الإدخال/الإخراج ووحدة الاتصال، ويمكن استخدام عملية 22 نانومتر لجزء الذاكرة. باستخدام تقنية التغليف المتقدمة EMIB، يمكن دمج ثلاث عمليات مختلفة في معالج واحد. الصورة أدناه هي رسم تخطيطي لتقنية EMIB.    

بالمقارنة مع رقائق السيليكون البينية، تتميز رقائق السيليكون بتقنية EMIB بصغر حجمها ومرونتها العالية وتكلفتها الاقتصادية. تتيح تقنية التغليف EMIB تجميع وحدات المعالجة المركزية (CPU) ووحدات الإدخال/الإخراج (IO) ووحدات معالجة الرسومات (GPU) وحتى وحدات FPGA ووحدات الذكاء الاصطناعي وغيرها من الرقائق معًا حسب الحاجة. كما يمكنها تجميع رقائق بتقنيات تصنيع مختلفة مثل 10 نانومتر و14 نانومتر و22 نانومتر في رقاقة واحدة لتلبية متطلبات الأعمال المرنة.

بفضل تقنية EMIB، تدمج منصة KBL-G معالجات Intel Core ووحدات معالجة الرسومات AMD Radeon RX Vega M. فهي تجمع بين قدرات الحوسبة الفائقة لمعالجات Intel وقدرات الرسومات الممتازة لوحدات معالجة الرسومات AMD، مع توفير تجربة تبريد فائقة. لقد صنعت هذه الشريحة التاريخ وارتقى بتجربة المنتج إلى مستوى جديد.

   بناءً على امتداد المحور Z تكنولوجيا التعبئة والتغليف المتقدمة  

تعتمد تقنية التغليف المتقدمة، القائمة على امتداد المحور Z، بشكل أساسي على تقنية التوصيلات الرأسية عبر السيليكون (TSV) لتمديد الإشارات وربطها. وتنقسم تقنية TSV إلى نوعين: TSV ثنائي الأبعاد ونصف (2.5D) وTSV ثلاثي الأبعاد (3D). وبفضل هذه التقنية، يمكن تكديس عدة رقائق بشكل رأسي وربطها ببعضها البعض.

في تقنية التوصيلات البينية ثلاثية الأبعاد (TSV)، تكون الرقائق متقاربة جدًا، مما يقلل التأخير. إضافةً إلى ذلك، يُسهم تقصير طول التوصيلات البينية في الحد من التأثيرات الطفيلية، ما يسمح للجهاز بالعمل بترددات أعلى، وهو ما يُترجم إلى تحسينات في الأداء وتخفيضات كبيرة في التكاليف. تُعد تقنية TSV تقنيةً أساسيةً للتغليف ثلاثي الأبعاد. وقد أجرت مؤسسات بحثية، بما في ذلك مُصنّعو أشباه الموصلات المتكاملة، ومصانع تصنيع الدوائر المتكاملة، ومصانع التغليف، ومطورو التقنيات الناشئة، والجامعات، والمعاهد البحثية، والتحالفات التقنية، العديد من الأبحاث والتطويرات على عمليات TSV. تجدر الإشارة أيضًا إلى أنه على الرغم من أن تقنية التغليف المتقدمة القائمة على امتداد المحور Z تُنفذ بشكل أساسي تمديد الإشارة والتوصيل البيني عبر TSV، إلا أن إعادة توزيع الطبقات (RDL) ضرورية أيضًا. على سبيل المثال، إذا تعذر محاذاة TSV للرقائق العلوية والسفلية، يصبح التوصيل البيني المحلي عبر RDL ضروريًا.    5．CoWoS
CoWoS (Chip-on-Wafer-on-Substrate) هي تقنية تغليف ثنائية الأبعاد ونصف (2.5D) أطلقتها شركة TSMC. تقوم تقنية CoWoS بتغليف الشريحة على لوحة محول سيليكون (طبقة وسيطة)، وتستخدم أسلاكًا عالية الكثافة على لوحة محول السيليكون للتوصيل البيني، ثم تقوم بتثبيتها على ركيزة التغليف، كما هو موضح في الشكل أدناه.

تُنتج شركة TSMC كلاً من CoWoS وInFO المذكورتين سابقاً. تتميز CoWoS بوجود طبقة وسيطة من السيليكون، بينما تفتقر إليها InFO. تستهدف CoWoS السوق الراقية، حيث توفر عدداً كبيراً نسبياً من الوصلات وحجماً كبيراً للعبوة. أما InFO، فتستهدف السوق الاقتصادية، حيث تتميز بحجم عبوة أصغر وعدد أقل من الوصلات.

بدأت شركة TSMC الإنتاج الضخم لتقنية CoWoS في عام 2012. ومن خلال هذه التقنية، يتم تجميع رقائق متعددة معًا وربطها ببعضها البعض من خلال طبقة السيليكون الوسيطة عالية الكثافة، مما يحقق تأثيرات صغر حجم العبوة، والأداء العالي، وانخفاض استهلاك الطاقة، وعدد أقل من الأطراف.

تُستخدم تقنية CoWoS على نطاق واسع. فمعالج GP100 من إنفيديا وشريحة TPU2.0 من جوجل، المستخدمة في برنامج AlphaGo الذي هزم كي جي، تعتمدان على هذه التقنية. كما أن الذكاء الاصطناعي له إسهامات في هذا المجال. وتحظى CoWoS حاليًا بدعم من كبرى شركات تصنيع الشرائح الإلكترونية، مثل إنفيديا، وإيه إم دي، وجوجل، وزيلينكس، وهواوي هاي سيليكون.

6.HBMذاكرة النطاق الترددي العالي (HBM) هي ذاكرة عالية النطاق الترددي، تستهدف بشكل أساسي سوق بطاقات الرسومات المتطورة. تستخدم HBM تقنيتي TSV ثلاثية الأبعاد وثنائية الأبعاد ونصف (2.5D TSV) لتجميع رقائق الذاكرة المتعددة معًا عبر تقنية TSV ثلاثية الأبعاد، وتستخدم تقنية TSV ثنائية الأبعاد ونصف (2.5D TSV) لربط رقائق الذاكرة المُكدسة بوحدات معالجة الرسومات (GPUs) على اللوحة الحاملة. يوضح الشكل أدناه مخططًا توضيحيًا لتقنية HBM.

تتوفر ذاكرة HBM حاليًا بثلاثة إصدارات، هي HBM وHBM2 وHBM2E، بعرض نطاق ترددي يبلغ 128 جيجابايت/ثانية لكل حزمة، و256 جيجابايت/ثانية لكل حزمة، و307 جيجابايت/ثانية لكل حزمة على التوالي. أما الإصدار الأحدث HBM3 فلا يزال قيد التطوير. تروج كل من AMD وNVIDIA وHynix لمعيار HBM. وكانت AMD أول من استخدم معيار HBM في بطاقة الرسومات الرائدة لديها، بعرض نطاق ترددي للذاكرة يصل إلى 512 جيجابايت/ثانية. وحذت NVIDIA حذوها واستخدمت معيار HBM لتحقيق عرض نطاق ترددي للذاكرة يبلغ 1 تيرابايت/ثانية. وبالمقارنة مع ذاكرة DDR5، يتحسن أداء HBM بأكثر من ثلاثة أضعاف، مع انخفاض استهلاك الطاقة بنسبة 50%.  7. مؤسسة حمد الطبيةمكعب الذاكرة الهجين (HMC) هو مكعب تخزين هجين، تروج له شركة مايكرون بشكل أساسي، ويستهدف سوق الخوادم المتطورة، وخاصةً تلك التي تعتمد على بنية المعالجات المتعددة. يستخدم HMC رقائق DRAM مكدسة لتحقيق نطاق ترددي أكبر للذاكرة. بالإضافة إلى ذلك، يدمج HMC وحدة تحكم الذاكرة في حزمة DRAM المكدسة باستخدام تقنية التكامل ثلاثي الأبعاد TSV. يوضح الشكل أدناه مخططًا توضيحيًا لتقنية HMC.

بمقارنة ذاكرة الوصول العشوائي الديناميكية عالية السعة (HBM) وذاكرة الوصول العشوائي الديناميكية عالية السعة (HMC)، نلاحظ تشابههما الكبير. فكلتاهما مُكدسة وموصولة عبر تقنية التوصيل ثلاثي الأبعاد (3D TSV)، وتوجد أسفلها رقائق تحكم منطقية. يكمن الاختلاف بينهما في أن HBM موصولة عبر طبقة وسيطة ووحدة معالجة الرسومات (GPU)، بينما تُثبّت HMC مباشرةً على الركيزة، دون الحاجة إلى طبقة وسيطة أو تقنية TSV ثنائية الأبعاد ونصف (2.5D TSV) في المنتصف. في مكدس HMC، يبلغ قطر تقنية TSV ثلاثية الأبعاد حوالي 5-6 ميكرومتر، ويتجاوز عددها 2000. أما رقائق DRAM، فعادةً ما تُرقّق إلى 50 ميكرومتر، وتُوصل عبر وصلات دقيقة (MicroBump) بسمك 20 ميكرومتر. في السابق، كانت وحدات التحكم بالذاكرة مُدمجة في المعالج، ولذلك كان تصميم وحدة التحكم بالذاكرة في الخوادم المتطورة، عند الحاجة إلى استخدام عدد كبير من وحدات الذاكرة، معقدًا للغاية. أما الآن، وبعد دمج وحدة التحكم بالذاكرة في وحدة الذاكرة نفسها، أصبح تصميمها أبسط بكثير. بالإضافة إلى ذلك، تستخدم HMC واجهة تسلسلية عالية السرعة (SerDes) لتنفيذ واجهة عالية السرعة، وهي مناسبة للحالات التي يكون فيها المعالج والذاكرة بعيدين عن بعضهما البعض.  8．واسعة-IOتُروج سامسونج بشكل رئيسي لتقنية Wide-IO (الإدخال والإخراج واسع النطاق) للإدخال والإخراج واسع النطاق، والتي وصلت الآن إلى الجيل الثاني. تتميز هذه التقنية بعرض نطاق لواجهة الذاكرة يصل إلى 512 بت، وتردد تشغيل يصل إلى 1 جيجاهرتز، وعرض نطاق إجمالي يصل إلى 68 جيجابايت في الثانية، أي ضعف عرض نطاق واجهة DDR4 (34 جيجابايت في الثانية). يتم تنفيذ تقنية Wide-IO عن طريق تكديس شريحة الذاكرة فوق شريحة المنطق، حيث يتم توصيل شريحة الذاكرة بشريحة المنطق والركيزة عبر تقنية TSV ثلاثية الأبعاد، كما هو موضح في الشكل أدناه.

تتمتع تقنية Wide-IO بمزايا التغليف الرأسي لبنية TSV، مما يُسهم في تصميم ذاكرات محمولة تتميز بالسرعة والسعة وكفاءة استهلاك الطاقة لتلبية احتياجات الأجهزة المحمولة مثل الهواتف الذكية والأجهزة اللوحية ووحدات ألعاب الفيديو المحمولة. وتستهدف هذه التقنية بشكل رئيسي الأجهزة المحمولة التي تتطلب استهلاكًا منخفضًا للطاقة.  9. مفضلةبالإضافة إلى تقنية التغليف المتقدمة EMIB التي تم طرحها سابقًا، أطلقت إنتل أيضًا تقنية Foveros المدمجة النشطة. في عرضها التقني، تُعرف Foveros باسم "مكدس الرقائق ثلاثي الأبعاد وجهًا لوجه" للتكامل غير المتجانس، وهو عبارة عن مكدس رقائق متكامل ثلاثي الأبعاد وجهًا لوجه. يكمن الفرق بين EMIB وFoveros في أن الأولى تقنية تغليف ثنائية الأبعاد، بينما الثانية تقنية تغليف ثلاثية الأبعاد. بالمقارنة مع طريقة التغليف ثنائية الأبعاد EMIB، تُعد Foveros أكثر ملاءمة للمنتجات صغيرة الحجم أو المنتجات ذات متطلبات عرض نطاق ترددي أعلى للذاكرة. في الواقع، لا يوجد فرق كبير بين EMIB وFoveros من حيث أداء الرقائق ووظائفها، فكلتاهما تدمج رقائق بمواصفات ووظائف مختلفة لأداء أدوار مختلفة. مع ذلك، تبرز مزايا تقنية Foveros ثلاثية الأبعاد من حيث الحجم واستهلاك الطاقة، حيث أن استهلاك الطاقة لكل بت من البيانات المنقولة عبر Foveros منخفض للغاية. تعتمد تقنية Foveros على تقليل المسافة بين النتوءات، وزيادة الكثافة، وتقنية تكديس الرقائق. يوضح الشكل أدناه المخطط التوضيحي لتقنية التغليف ثلاثي الأبعاد من Foveros.

تُعدّ LakeField أول شريحة لوحة أم بتقنية Foveros ثلاثية الأبعاد، وهي تجمع بين معالج Ice Lake بتقنية 10 نانومتر ونواة بتقنية 22 نانومتر. تتمتع بوظائف حاسوب كاملة، لكن حجمها لا يتجاوز بضعة سنتات. مع أن Foveros تقنية تغليف ثلاثية الأبعاد متطورة، إلا أنها لا تُغني عن EMIB. ستدمج إنتل التقنيتين في عمليات التصنيع اللاحقة.  10.Co-EMIB (Foveros + EMIB)تقنية Co-EMIB هي مزيج من تقنيتي EMIB وFoveros. تُعنى EMIB بشكل أساسي بالوصلات الأفقية، مما يسمح بربط الرقائق ذات النوى المختلفة معًا كقطع الأحجية. أما Foveros، فتُرصّ عموديًا، تمامًا كما في بناء ناطحة سحاب، حيث يمكن أن يتميز كل طابق بتصميم مختلف تمامًا. على سبيل المثال، الطابق الأول صالة رياضية، والثاني مبنى مكاتب، والثالث شقة سكنية. تُسمى تقنية التغليف التي تجمع بين EMIB وFoveros بتقنية Co-EMIB، وهي طريقة تصنيع رقائق أكثر مرونة تسمح باستمرار ربط الرقائق أفقيًا أثناء رصّها. بالتالي، تُمكّن هذه التقنية من ربط عدة رقائق Foveros ثلاثية الأبعاد معًا عبر EMIB لإنشاء نظام رقائق أكبر. يوضح الشكل أدناه مخططًا توضيحيًا لتقنية Co-EMIB.

تُتيح تقنية التغليف Co-EMIB أداءً يُضاهي أداء الشريحة الواحدة. ويكمن سرّ تحقيق هذه التقنية في تقنية التوصيل البيني متعدد الاتجاهات (ODI). تتضمن تقنية ODI نوعين رئيسيين: فبالإضافة إلى وصلات المصاعد التي تربط الطبقات المختلفة، توجد أيضًا وصلات علوية تربط الهياكل ثلاثية الأبعاد المختلفة، فضلًا عن وصلات وسيطة بين الطبقات، مما يُتيح مرونة فائقة في تركيبات الشرائح المختلفة. تُمكّن تقنية التغليف ODI الشرائح من تحقيق التوصيلات الأفقية والرأسية على حدٍ سواء.

تستخدم تقنية Co-EMIB أسلوب تغليف ثلاثي الأبعاد وثنائي الأبعاد مبتكرًا، يُغيّر مفهوم تصميم الرقائق من التصميم المسطح التقليدي إلى تصميم الوحدات المتراصة. ولذلك، فإلى جانب بنى الحوسبة الثورية الجديدة، مثل الحوسبة الكمومية، يُمكن اعتبار Co-EMIB أفضل الممارسات في الحفاظ على بنية الحوسبة الحالية ونظامها البيئي وتطويرهما.

11．سويك

SoIC، المعروفة أيضًا باسم TSMC-SoIC، هي تقنية جديدة من ابتكار شركة TSMC، وهي اختصار لـ "نظام على رقاقة متكاملة". من المتوقع أن يبدأ الإنتاج الضخم لتقنية SoIC من TSMC في عام 2021. ما هي SoIC تحديدًا؟ SoIC هي تقنية مبتكرة لتكديس الرقاقات المتعددة، قادرة على دمج العمليات على مستوى الرقاقة بأبعاد أقل من 10 نانومتر. أبرز ما يميز هذه التقنية هو هيكل الربط الخالي من النتوءات، مما ينتج عنه كثافة تكامل أعلى وأداء تشغيل أفضل. تتضمن SoIC شكلين تقنيين: CoW (رقاقة على رقاقة) وWoW (رقاقة على رقاقة). بحسب وصف TSMC، فإن SoIC هي تقنية ربط مباشر (Bonding) بين رقاقات WoW أو رقائق CoW، وهي تنتمي إلى تقنية الطباعة ثلاثية الأبعاد الأمامية (FE 3D)، بينما تنتمي تقنيتا InFO وCoWoS المذكورتان سابقًا إلى تقنية الطباعة ثلاثية الأبعاد الخلفية (BE 3D). تتعاون شركتا TSMC وSiemens EDA (Mentor) في مجال تقنية SoIC، وتطلقان أدوات التصميم والتحقق ذات الصلة. يوضح الشكل أدناه مقارنة بين تكامل الدوائر المتكاملة ثلاثية الأبعاد وتقنية SoIC.

تتشابه عمليات تصنيع الدوائر المتكاملة ثلاثية الأبعاد (3D IC) ودوائر SoIC المتكاملة إلى حد ما. يكمن سرّ SoIC في تحقيق بنية مشتركة خالية من النتوءات، كما أن كثافة الوصلات الرأسية (TSV) فيها أعلى من مثيلتها في دوائر 3D IC التقليدية. يتم الربط المباشر بين الرقائق متعددة الطبقات عبر وصلات رأسية صغيرة للغاية. يوضح الشكل أعلاه مقارنة بين كثافة الوصلات الرأسية وحجم النتوءات في دوائر 3D IC وSoIC. يتضح أن كثافة الوصلات الرأسية في SoIC أعلى بكثير من مثيلتها في دوائر 3D IC. في الوقت نفسه، تستخدم SoIC تقنية الربط المباشر بدون نتوءات للربط بين رقائقها. تتميز SoIC بتباعد أصغر بين الرقائق وكثافة تكامل أعلى، مما يمنح منتجاتها كثافة وظيفية أعلى من دوائر 3D IC التقليدية.  12．X-مكعبتقنية X-Cube (المكعب الممتد) هي تقنية تكامل ثلاثي الأبعاد أعلنت عنها سامسونج، تتيح استيعاب المزيد من الذاكرة في مساحة أصغر وتقليل مسافة الإشارة بين الوحدات. تُستخدم X-Cube في العمليات التي تتطلب أداءً عاليًا ونطاقًا تردديًا واسعًا، مثل شبكات الجيل الخامس (5G) والذكاء الاصطناعي والأجهزة والتطبيقات القابلة للارتداء أو المحمولة التي تتطلب قدرة حاسوبية عالية. تعتمد X-Cube على تقنية TSV لتكديس ذاكرة SRAM فوق الخلايا المنطقية، مما يسمح باستيعاب المزيد من الذاكرة في مساحة أصغر. وكما يتضح من عرض تقنية X-Cube، على عكس التغليف المتوازي ثنائي الأبعاد السابق للرقائق المتعددة، فإن التغليف ثلاثي الأبعاد في X-Cube يسمح بتكديس وتغليف رقائق متعددة، مما يجعل بنية الرقاقة النهائية أكثر إحكامًا. تُستخدم تقنية TSV لتوصيل الرقائق، مما يقلل من استهلاك الطاقة ويزيد من معدل النقل. ستُستخدم هذه التقنية في أحدث المجالات مثل شبكات الجيل الخامس (5G) والذكاء الاصطناعي والواقع المعزز والحوسبة عالية الأداء ورقائق الهواتف المحمولة والواقع الافتراضي.

تُقلل تقنية X-Cube بشكل ملحوظ مسافة نقل الإشارة بين الرقاقات، وتزيد من سرعة نقل البيانات، وتُخفض استهلاك الطاقة، كما تُتيح تخصيص عرض نطاق الذاكرة وكثافتها وفقًا لاحتياجات العملاء. وتدعم هذه التقنية حاليًا عمليات تصنيع 7 نانومتر و5 نانومتر. وستواصل سامسونج تعاونها مع شركات أشباه الموصلات العالمية لتطبيق هذه التقنية في جيل جديد من الرقاقات عالية الأداء.  
    تلخيص  تكنولوجيا التعبئة والتغليف المتقدمةفي هذه المقالة، نستعرض 12 من أكثر تقنيات التغليف المتقدمة شيوعاً اليوم. الجدول التالي يُقارن هذه التقنيات بشكل أفقي.

من خلال المقارنة، نلاحظ أن ظهور وتطور تقنيات التغليف المتقدمة قد حدث بشكل رئيسي خلال السنوات العشر الماضية. وتشمل تقنيات التكامل هذه بشكل أساسي تقنيات ثنائية الأبعاد، وثنائية الأبعاد ونصف، وثلاثية الأبعاد، وثلاثية الأبعاد مع ثنائية الأبعاد، وثلاثية الأبعاد مع ثنائية الأبعاد ونصف. كما تتفاوت كثافة الوظائف بين منخفضة ومتوسطة وعالية وعالية للغاية. وتشمل مجالات التطبيق تقنيات الجيل الخامس، والذكاء الاصطناعي، والأجهزة القابلة للارتداء، والأجهزة المحمولة، والخوادم عالية الأداء، والحوسبة عالية الأداء، وبطاقات الرسومات عالية الأداء، وغيرها. ومن أبرز الشركات المصنعة لهذه التقنيات شركات تصنيع الرقائق الإلكترونية المعروفة مثل TSMC، وإنتل، وسامسونج، مما يعكس توجه دمج تقنيات التغليف المتقدمة مع تصنيع الرقائق.

وأخيرًا، دعونا نلخص: الغرض من التغليف المتقدم هو:

تحسين الكثافة الوظيفية، وتقصير طول التوصيلات البينية، وتحسين أداء النظام، وتقليل استهلاك الطاقة الإجمالي.

تفرض تقنيات التغليف المتقدمة متطلبات جديدة على أدوات تصميم الدوائر الإلكترونية (EDA). يجب أن تدعم هذه الأدوات تصميمات FIWLP وFOWLP و2.5DTSV و3D TSV، بالإضافة إلى تصميمات متعددة الركائز. ونظرًا لأن طبقة السيليكون البينية وركيزة التغليف (الركيزة) غالبًا ما تكونان مدمجتين معًا في المنتج، فقد أطلقت كبرى شركات تصميم الدوائر الإلكترونية أدوات جديدة لدعم تصميم التغليف المتقدم والتحقق منه، ومن بينها Synopsys وCadence وSiemens EDA (Mentor) التي تُشارك بفعالية في هذا المجال.

يوضح الشكل أدناه لقطة شاشة لتصميم التغليف المتقدم باستخدام أداة Siemens EDA XPD. يشمل التصميم تصميم TSV ثلاثي الأبعاد وثنائي الأبعاد ونصف، بالإضافة إلى الموصل البيني، والركيزة، وتقنية Flip Chip، والوصلات الدقيقة، وBGA، وغيرها من العناصر، والتي تم عرضها بدقة وتفصيل في أداة EDA. للاطلاع على طرق التصميم التفصيلية للتغليف المتقدم، يُرجى الرجوع إلى كتاب "الأنظمة الدقيقة القائمة على تقنية SiP" الذي سيصدر قريبًا.

تصميم نموذجي للتغليف المتقدم (لقطة شاشة لتصميم Siemens EDA XPD)

تنويه: هذه المقالة مقتبسة من مجلة "SiP and Advanced Packaging Technology"، التي تدعم حماية حقوق الملكية الفكرية. يُرجى ذكر المصدر الأصلي واسم المؤلف. في حال وجود أي انتهاك، يُرجى التواصل معنا لحذفها.

رقم هاتف الشركة: +86-0755-83044319
فاكس: +86-0755-83975897
بريد إلكتروني: 1615456225@qq.com
س: 3518641314 مدير لي

ف ف: 332496225 مدير تشيو

العنوان: الغرفة 809، المبنى ج، مبنى زانتاو للتكنولوجيا، رقم 1079 شارع مينزي، منطقة لونغهوا الجديدة، شنتشن