Ada alasan historis mengapa suatu teknologi dapat menjadi terkenal dari bidang profesional yang relatif sempit, dan hal itu juga tidak terlepas dari promosi perusahaan-perusahaan terkenal. Apple-lah yang memperkenalkan SiP kepada publik, dan berkat TSMC-lah pengemasan canggih dapat menarik perhatian publik secara luas. Apple mengatakan bahwa iWatch-nya menggunakan teknologi SiP, dan SiP telah dikenal luas sejak saat itu; TSMC mengatakan bahwa selain teknologi canggih, mereka juga perlu terlibat dalam pengemasan canggih. Oleh karena itu, pengemasan canggih telah disebut-sebut oleh industri sebagai hal yang sama pentingnya dengan teknologi canggih. Dalam beberapa tahun terakhir, teknologi pengemasan canggih terus bermunculan, dan istilah-istilah baru terus bermunculan, yang agak membingungkan. Saat ini, setidaknya ada puluhan nama yang terkait dengan pengemasan canggih yang dapat disebutkan. Sebagai contoh: WLP (Wafer Level Package), FIWLP (Fan-in Wafer Level Package), FOWLP (Fan-Out Wafer Level Package), eWLB (embedded Wafer Level BallGrid Array), CSP (Chip Scale Package), WLCSP (Wafer Level Chip Scale Package), CoW (Chip on Wafer), WoW (Wafer on Wafer), FOPLP (Fan-Out Panel Level Package), InFO (Integrated Fan-Out), CoWoS (Chip-on-Wafer-on-Substrate), HBM (High-Bandwidth Memory), HMC (Hybrid MemoryCube), Wide-IO (Wide Input Output), EMIB (Embedded Multi-Die Interconnect Bridge), Foveros, Co-EMIB, ODI (Omni-Directional Interconnect), 3D IC, SoIC, X-Cube...dll...ini adalah teknologi pengemasan canggih. Bagaimana cara membedakan dan memahami teknologi pengemasan canggih yang memukau ini? Inilah yang ingin disampaikan artikel ini kepada pembaca. Pertama, untuk memudahkan pembedaan, kami membagi kemasan canggih menjadi dua kategori:① Teknologi pengemasan canggih berdasarkan perluasan bidang XYterutama melalui RDL untuk perluasan dan interkoneksi sinyal;② Teknologi pengemasan canggih berdasarkan ekstensi sumbu Zterutama melalui TSV untuk perpanjangan sinyal dan interkoneksi.  
   Based on XY plane extension Teknologi pengemasan canggih
 

Bidang XY di sini merujuk pada wafer atau bidang XY dari chip. Fitur khas dari jenis kemasan ini adalah tidak adanya lubang TSV (Through-Silicon Vein). Teknologi atau cara perluasan sinyal terutama diimplementasikan melalui lapisan RDL (Residual Disconnect). Biasanya tidak ada substrat. Kabel RDL terpasang pada badan silikon chip atau pada cetakan tambahan. Karena produk akhir yang dikemas tidak memiliki substrat, kemasan seperti ini relatif tipis dan saat ini banyak digunakan pada smartphone.

1．FOWLP

FOWLP (Fan-out Wafer Level Package) adalah jenis WLP (Wafer Level Package), jadi kita perlu memahami terlebih dahulu kemasan tingkat wafer WLP.

Sebelum munculnya teknologi WLP, langkah-langkah proses pengemasan tradisional sebagian besar dilakukan setelah pemotongan dan pengirisian die. Wafer pertama-tama dipotong dan diiris, kemudian dikemas ke dalam berbagai bentuk.

WLP muncul sekitar tahun 2000. Ada dua jenis: Fan-in (in-in) dan Fan-out (out-out). Pengemasan tingkat wafer WLP berbeda dari pengemasan tradisional. Dalam proses pengemasan, sebagian besar prosesnya adalah mengoperasikan wafer, yaitu, pengemasan keseluruhan (Packaging) dilakukan pada wafer, dan setelah pengemasan selesai, wafer dipotong menjadi beberapa bagian. Karena dipotong menjadi beberapa bagian setelah pengemasan selesai, ukuran chip yang dikemas hampir sama dengan ukuran chip tanpa kemasan, sehingga disebut juga CSP (Chip Scale Package) atau WLCSP (Wafer Level Chip Scale Packaging). Jenis pengemasan ini sesuai dengan tren pasar produk elektronik konsumen yang ringan, kecil, pendek, dan tipis. Kapasitansi dan induktansi parasitiknya relatif kecil, dan memiliki keunggulan biaya rendah dan pembuangan panas yang baik.

Pada awalnya, WLP sebagian besar mengadopsi tipe Fan-in, yang dapat disebut Fan-in WLP atau FIWLP. Ini terutama digunakan pada chip dengan area yang lebih kecil dan jumlah pin yang lebih sedikit.

As IC technology improves, the chip area shrinks, and the chip area cannot accommodate enough pins. Therefore, the Fan-Out WLP packaging form, also known as FOWLP, is derived, which makes full use of RDL for connections outside the chip area to obtain more pins.

Dalam FOWLP, karena RDL dan Bump akan diarahkan ke bagian tepi chip kosong, wafer chip kosong perlu dipotong dan disegmentasi terlebih dahulu, kemudian chip kosong independen dikonfigurasi ulang ke dalam proses wafer. Berdasarkan hal ini, melalui pemrosesan batch dan interkoneksi pengkabelan metalisasi, paket akhir dibentuk. Proses enkapsulasi FOWLP ditunjukkan pada gambar di bawah ini.

FOWLP didukung oleh banyak perusahaan, dan setiap perusahaan memiliki metode penamaan yang berbeda. Gambar di bawah ini menunjukkan FOWLP yang disediakan oleh perusahaan-perusahaan besar.

Baik menggunakan Fan-in maupun Fan-out, koneksi antara kemasan tingkat wafer WLP dan PCB berbentuk flip chip. Sisi aktif chip menghadap ke bawah ke arah papan sirkuit tercetak, yang dapat mencapai jalur listrik terpendek, yang juga memastikan kecepatan lebih tinggi dan efek parasitik yang lebih rendah. Di sisi lain, karena penggunaan pengemasan batch, seluruh wafer dapat dikemas sekaligus, dan pengurangan biaya merupakan pendorong lain untuk kemasan tingkat wafer.  2.INFOInFO (Integrated Fan-out) adalah teknologi pengemasan FOWLP canggih yang dikembangkan oleh TSMC pada tahun 2017. Ini merupakan integrasi dari proses FOWLP dan dapat dipahami sebagai integrasi dari beberapa proses Fan-Out chip, sementara FOWLP berfokus pada proses pengemasan Fan-Out itu sendiri. InFO memberikan ruang untuk integrasi beberapa chip dan dapat diterapkan pada pengemasan chip frekuensi radio dan nirkabel, pengemasan chip prosesor dan baseband, prosesor grafis, dan chip jaringan. Gambar di bawah ini adalah diagram perbandingan FIWLP, FOWLP, dan InFO.

Prosesor iPhone Apple pada tahun-tahun awal diproduksi oleh Samsung, tetapi TSMC telah menerima pesanan untuk dua generasi prosesor iPhone, dimulai dengan Apple A11. Salah satu kuncinya adalah teknologi pengemasan baru TSMC, InFO, yang memungkinkan chip untuk dihubungkan secara langsung, mengurangi ketebalan dan membebaskan ruang berharga untuk baterai atau komponen lainnya.

Apple mulai menggunakan kemasan InFO dengan iPhone 7 dan akan terus menggunakannya. iPhone 8, iPhone X, dan merek ponsel lainnya di masa mendatang juga akan mulai menggunakan teknologi ini. Bergabungnya Apple dan TSMC telah mengubah status aplikasi teknologi FOWLP dan akan memungkinkan pasar untuk secara bertahap menerima dan menerapkan teknologi kemasan FOWLP (InFO) secara luas.  3.FOPLPFOPLP (Fan-out Panel Level Package) pengemasan tingkat panel mengambil ide dan teknologi dari FOWLP, tetapi menggunakan panel yang lebih besar, sehingga dapat memproduksi massal produk yang dikemas beberapa kali lebih besar daripada chip wafer silikon 300 mm. Teknologi FOPLP merupakan perluasan dari teknologi FOWLP. Teknologi ini melakukan proses Fan-Out pada papan pembawa persegi yang lebih besar, sehingga disebut teknologi pengemasan FOPLP. Papan pembawa panel dapat berupa papan pembawa PCB atau papan pembawa kaca untuk panel LCD. Saat ini, FOPLP menggunakan papan pembawa PCB 24-18 inci (610-457 mm), yang luasnya sekitar 4 kali lipat dari wafer silikon 300 mm. Oleh karena itu, dapat dianggap sebagai proses tunggal yang dapat memproduksi massal produk pengemasan canggih yang ukurannya 4 kali lipat dari wafer silikon 300 mm. Seperti proses FOWLP, teknologi FOPLP dapat mengintegrasikan proses front-end dan back-end pengemasan. Hal ini dapat dianggap sebagai proses pengemasan satu kali, sehingga dapat secara signifikan mengurangi biaya produksi dan material. Gambar di bawah menunjukkan perbandingan antara FOWLP dan FOPLP.

FOPLP uses PCB production technology to produce RDL. Its line width and line spacing are currently greater than 10um. It uses SMT equipment to mount chips and passive components. Since its panel area is much larger than the wafer area, more products can be packaged at one time. Compared with FOWLP, FOPLP has a greater cost advantage. Currently, major packaging companies around the world, including Samsung Electronics and ASE, are actively investing in FOPLP process technology.  4.EMIBEMIB (Embedded Multi-Die Interconnect Bridge), teknologi pengemasan canggih jembatan interkoneksi multi-chip tertanam, diusulkan dan diterapkan secara aktif oleh Intel. Berbeda dengan tiga kemasan canggih yang dijelaskan sebelumnya, EMIB adalah kemasan berbasis substrat. Karena EMIB tidak memiliki TSV, ia juga diklasifikasikan sebagai teknologi pengemasan canggih berdasarkan perluasan bidang XY. Konsep EMIB mirip dengan pengemasan 2.5D berdasarkan interposer silikon, yaitu interkoneksi kepadatan tinggi lokal melalui wafer silikon. Dibandingkan dengan pengemasan 2.5 inci tradisional, teknologi EMIB memiliki keunggulan hasil pengemasan normal, tidak memerlukan proses tambahan, dan desain sederhana karena tidak ada TSV. Chip SoC tradisional, CPU, GPU, pengontrol memori, dan pengontrol IO hanya dapat diproduksi menggunakan satu proses. Dengan menggunakan teknologi EMIB, CPU dan GPU memiliki persyaratan proses yang tinggi dan dapat menggunakan proses 10nm. Unit IO dan unit komunikasi dapat menggunakan proses 14nm, dan bagian memori dapat menggunakan proses 22nm. Dengan menggunakan teknologi pengemasan canggih EMIB, tiga proses berbeda dapat diintegrasikan ke dalam satu prosesor. Gambar di bawah ini adalah diagram skematik EMIB.    

Dibandingkan dengan interposer silikon, wafer silikon EMIB lebih kecil, lebih fleksibel, dan lebih ekonomis. Teknologi pengemasan EMIB dapat mengemas CPU, IO, GPU, dan bahkan FPGA, AI, dan chip lainnya secara bersamaan sesuai kebutuhan. Teknologi ini dapat mengemas chip dengan proses 10nm, 14nm, 22nm, dan proses berbeda lainnya menjadi satu chip untuk memenuhi kebutuhan bisnis yang fleksibel.

Melalui EMIB, platform KBL-G mengintegrasikan prosesor Intel Core dan GPU AMD Radeon RX Vega M. Platform ini menggabungkan kemampuan komputasi yang kuat dari prosesor Intel dengan kemampuan grafis yang unggul dari GPU AMD, serta memiliki pengalaman pendinginan yang sangat baik. Chip ini telah mencetak sejarah dan membawa pengalaman produk ke level yang baru.

   Berdasarkan perpanjangan sumbu Z Teknologi pengemasan canggih  

Teknologi pengemasan canggih berbasis ekstensi sumbu Z terutama menggunakan TSV untuk ekstensi sinyal dan interkoneksi. TSV dapat dibagi menjadi TSV 2.5D dan TSV 3D. Melalui teknologi TSV, beberapa chip dapat ditumpuk dan dihubungkan secara vertikal.

In 3D TSV technology, chips are very close to each other, so there will be less delay. In addition, the shortened interconnect length can reduce related parasitic effects, allowing the device to run at higher frequencies, which translates into performance improvements and greater cost reductions. TSV technology is a key technology for three-dimensional packaging. Research institutions including semiconductor integrated manufacturers, integrated circuit manufacturing foundries, packaging foundries, emerging technology developers, universities and research institutes, and technology alliances have conducted various research and development on TSV processes. In addition, readers need to note that although advanced packaging technology based on Z-axis extension mainly performs signal extension and interconnection through TSV, RDL is also indispensable. For example, if the TSVs of the upper and lower chips cannot be aligned, local interconnection through RDL is required.    5.CoWoS
CoWoS (Chip-on-Wafer-on-Substrate) adalah teknologi pengemasan 2.5D yang diluncurkan oleh TSMC. CoWoS mengemas chip ke papan adaptor silikon (interposer), menggunakan pengkabelan kepadatan tinggi pada papan adaptor silikon untuk interkoneksi, dan kemudian memasangnya pada substrat pengemasan, seperti yang ditunjukkan pada gambar di bawah ini.

CoWoS and the previously mentioned InFO are both from TSMC. CoWoS has a silicon interposer, but InFO does not. CoWoS is aimed at the high-end market, with a relatively large number of connections and package size. InFO is aimed at the cost-effective market, with a smaller package size and a smaller number of connections.

TSMC began mass production of CoWoS in 2012. Through this technology, multiple chips are packaged together and interconnected through high-density Silicon Interposer, achieving the effects of small package size, high performance, low power consumption, and fewer pins.

Teknologi CoWoS digunakan secara luas. Nvidia GP100 dan chip Google TPU2.0 di balik AlphaGo yang mengalahkan Ke Jie semuanya menggunakan teknologi CoWoS. Kecerdasan buatan (AI) juga memiliki kontribusi CoWoS. Saat ini, CoWoS telah mendapat dukungan dari produsen chip kelas atas seperti NVIDIA, AMD, Google, XilinX, dan Huawei HiSilicon.

6.HBMHBM (High-Bandwidth Memory) adalah memori bandwidth tinggi, yang terutama ditujukan untuk pasar kartu grafis kelas atas. HBM menggunakan teknologi 3D TSV dan 2.5D TSV untuk menumpuk beberapa chip memori bersama-sama melalui 3D TSV, dan menggunakan teknologi 2.5D TSV untuk menghubungkan chip memori yang ditumpuk dan GPU pada papan pembawa. Gambar di bawah ini menunjukkan diagram skematik teknologi HBM.

Saat ini HBM memiliki tiga versi, yaitu HBM, HBM2, dan HBM2E, dengan bandwidth masing-masing 128 GBps/Stack, 256 GBps/Stack, dan 307 GBps/Stack. HBM3 terbaru masih dalam pengembangan. Standar HBM dipromosikan oleh AMD, NVIDIA, dan Hynix. AMD adalah yang pertama menggunakan standar HBM pada kartu grafis andalannya, dengan bandwidth memori hingga 512 GBps. NVIDIA kemudian mengikuti jejaknya dan menggunakan standar HBM untuk mencapai bandwidth memori 1 TBps. Dibandingkan dengan DDR5, kinerja HBM meningkat lebih dari 3 kali lipat, tetapi konsumsi daya berkurang hingga 50%.  7.HMCHMC (Hybrid Memory Cube) adalah kubus penyimpanan hibrida, standar utamanya dipromosikan oleh Micron, dan pasar sasarannya adalah pasar server kelas atas, terutama untuk arsitektur multi-prosesor. HMC menggunakan chip DRAM bertumpuk untuk mencapai bandwidth memori yang lebih besar. Selain itu, HMC mengintegrasikan pengontrol memori ke dalam paket tumpukan DRAM melalui teknologi integrasi 3D TSV. Gambar di bawah ini menunjukkan diagram skematik teknologi HMC.

Dengan membandingkan HBM dan HMC, kita dapat melihat bahwa keduanya sangat mirip. Kedua chip DRAM tersebut ditumpuk dan dihubungkan melalui TSV 3D, dan terdapat chip kontrol logika di bawahnya. Perbedaan antara keduanya adalah: HBM dihubungkan melalui Interposer dan GPU, sedangkan HMC dipasang langsung pada Substrate, tanpa Interposer dan TSV 2.5D di tengahnya. Pada tumpukan HMC, diameter TSV 3D sekitar 5~6um, dan jumlahnya melebihi 2000+. Chip DRAM biasanya ditipiskan hingga 50um, dan chip dihubungkan melalui MicroBump 20um. Di masa lalu, pengontrol memori dibangun ke dalam prosesor, sehingga pada server kelas atas, ketika sejumlah besar modul memori perlu digunakan, desain pengontrol memori sangat kompleks. Sekarang pengontrol memori terintegrasi ke dalam modul memori, sehingga desain pengontrol memori jauh lebih sederhana. Selain itu, HMC menggunakan antarmuka serial berkecepatan tinggi (SerDes) untuk mengimplementasikan antarmuka berkecepatan tinggi, yang cocok untuk situasi di mana prosesor dan memori berada berjauhan.  8．Lebar-IOTeknologi input dan output broadband Wide-IO (Wide Input Output) terutama dipromosikan oleh Samsung. Teknologi ini kini telah mencapai generasi kedua. Teknologi ini dapat mencapai lebar antarmuka memori hingga 512 bit. Frekuensi operasi antarmuka memori dapat mencapai hingga 1 GHz. Total bandwidth memori dapat mencapai 68 GBps, yang merupakan dua kali bandwidth antarmuka DDR4 (34 GBps). Wide-IO diimplementasikan dengan menumpuk chip Memori di atas chip Logika. Chip Memori dihubungkan ke chip Logika dan substrat melalui 3D TSV, seperti yang ditunjukkan pada gambar di bawah.

Wide-IO memiliki keunggulan pengemasan penumpukan vertikal dari arsitektur TSV, yang membantu menciptakan memori mobile dengan karakteristik kecepatan, kapasitas, dan daya untuk memenuhi kebutuhan perangkat mobile seperti smartphone, tablet, dan konsol game genggam. Pasar target utamanya adalah perangkat mobile yang membutuhkan konsumsi daya rendah.  9．FoveroIn addition to the EMIB advanced packaging introduced earlier, Intel also launched Foveros active onboard technology. In Intel's technology introduction, Foveros is called 3D Face to Face Chip Stack for heterogeneous integration, a three-dimensional face-to-face heterogeneous integrated chip stack. The difference between EMIB and Foveros is that the former is a 2D packaging technology, while the latter is a 3D stacking packaging technology. Compared with the 2D EMIB packaging method, Foveros is more suitable for small-size products or products with higher memory bandwidth requirements. In fact, there is not much difference between EMIB and Foveros in terms of chip performance and functions. They both integrate chips of different specifications and functions to play different roles. However, in terms of size and power consumption, the advantages of Foveros 3D stacking are revealed. The power of each bit of data transmitted by Foveros is very low. Foveros technology has to deal with the reduction of Bump spacing, the increase of density and the chip stacking technology. The figure below shows the schematic diagram of Foveros 3D packaging technology.

LakeField, the first Foveros 3D stacked motherboard chip, integrates a 10nm Ice Lake processor and a 22nm core. It has complete PC functions but is only the size of a few cents. Although Foveros is a more advanced 3D packaging technology, it is not a substitute for EMIB. Intel will combine the two in subsequent manufacturing.  10．Co-EMIB（Foveros + EMIB）Co-EMIB adalah kombinasi dari EMIB dan Foveros. EMIB terutama bertanggung jawab untuk koneksi horizontal, memungkinkan chip dengan inti yang berbeda untuk disambung bersama seperti puzzle. Foveros ditumpuk secara vertikal, seperti membangun gedung pencakar langit. Setiap lantai dapat memiliki desain yang sepenuhnya berbeda. Misalnya, lantai pertama adalah pusat kebugaran, lantai kedua adalah gedung perkantoran, dan lantai ketiga adalah apartemen. Teknologi pengemasan yang menggabungkan EMIB dan Foveros disebut Co-EMIB, yang merupakan metode pembuatan chip yang lebih fleksibel yang memungkinkan chip untuk terus disambung secara horizontal sambil ditumpuk. Oleh karena itu, teknologi ini dapat menyambungkan beberapa chip Foveros 3D bersama-sama melalui EMIB untuk menciptakan sistem chip yang lebih besar. Gambar di bawah ini adalah diagram skematik teknologi Co-EMIB.

Teknologi pengemasan Co-EMIB dapat memberikan kinerja yang setara dengan chip tunggal. Kunci untuk mencapai teknologi ini adalah teknologi interkoneksi omnidirectional ODI (Omni-Directional Interconnect). ODI memiliki dua jenis yang berbeda. Selain koneksi tipe elevator yang menghubungkan lapisan yang berbeda, terdapat juga jembatan penghubung yang menghubungkan struktur tiga dimensi yang berbeda, serta mezzanine di antara lapisan, memungkinkan kombinasi chip yang berbeda memiliki fleksibilitas yang sangat tinggi. Teknologi pengemasan ODI memungkinkan chip untuk mencapai interkoneksi horizontal dan vertikal.

Co-EMIB menggunakan metode pengemasan 3D + 2D baru untuk mengubah pola pikir desain chip dari teka-teki datar di masa lalu menjadi susunan blok. Oleh karena itu, selain arsitektur komputasi baru yang revolusioner seperti komputasi kuantum, CO-EMIB dapat dikatakan sebagai praktik terbaik dalam memelihara dan melanjutkan arsitektur dan ekosistem komputasi yang ada.

11.SoIC

SoIC, juga dikenal sebagai TSMC-SoIC, adalah teknologi baru yang diusulkan oleh TSMC - System-on-Integrated-Chips. Teknologi SoIC TSMC diharapkan akan diproduksi secara massal pada tahun 2021. Apa sebenarnya SoIC itu? SoIC adalah teknologi tumpukan multi-chip inovatif yang dapat mengintegrasikan proses pada tingkat wafer di bawah 10 nanometer. Fitur paling khas dari teknologi ini adalah struktur pengikatan tanpa bump, yang menghasilkan kepadatan integrasi yang lebih tinggi dan kinerja operasional yang lebih baik. SoIC mencakup dua bentuk teknis: CoW (Chip-on-wafer) dan WoW (Wafer-on-wafer). Dari deskripsi TSMC, SoIC adalah teknologi pengikatan langsung (Bonding) WoW wafer ke wafer atau CoW chip ke wafer, yang termasuk dalam teknologi Front-End 3D (FE 3D), sedangkan InFO dan CoWoS yang disebutkan sebelumnya termasuk dalam teknologi Back-End 3D (BE 3D). TSMC dan Siemens EDA (Mentor) bekerja sama dalam teknologi SoIC dan meluncurkan alat desain dan verifikasi terkait. Gambar di bawah ini adalah perbandingan integrasi 3D IC dan SoIC.

Secara spesifik, proses manufaktur SoIC dan 3D IC agak mirip. Kunci SoIC adalah mencapai struktur sambungan tanpa bump, dan kepadatan TSV-nya juga lebih tinggi daripada 3D IC tradisional. Interkoneksi antar chip multi-layer direalisasikan secara langsung melalui TSV yang sangat kecil. Seperti yang ditunjukkan pada gambar di atas, ini adalah perbandingan kepadatan TSV dan ukuran bump pada 3D IC dan SoIC. Dapat dilihat bahwa kepadatan TSV SoIC jauh lebih tinggi daripada 3D IC. Pada saat yang sama, interkoneksi antar chipnya juga menggunakan teknologi direct bonding tanpa bump. Jarak antar chip lebih kecil dan kepadatan integrasi lebih tinggi. Oleh karena itu, produknya juga memiliki kepadatan fungsional yang lebih tinggi daripada 3D IC tradisional.  12．X-KubusX-Cube (eXtended-Cube) adalah teknologi integrasi 3D yang diumumkan oleh Samsung yang dapat menampung lebih banyak memori dalam ruang yang lebih kecil dan memperpendek jarak sinyal antar unit. X-Cube digunakan dalam proses yang membutuhkan kinerja dan bandwidth tinggi, seperti 5G, kecerdasan buatan, dan perangkat wearable atau mobile serta aplikasi yang membutuhkan daya komputasi tinggi. X-Cube menggunakan teknologi TSV untuk menumpuk SRAM di atas sel logika, yang dapat menampung lebih banyak memori dalam ruang yang lebih kecil. Seperti yang terlihat dari demonstrasi teknologi X-Cube, tidak seperti pengemasan paralel 2D sebelumnya untuk beberapa chip, pengemasan 3D X-Cube memungkinkan beberapa chip untuk ditumpuk dan dikemas, sehingga struktur chip jadi menjadi lebih kompak. Teknologi TSV digunakan untuk menghubungkan chip, yang mengurangi konsumsi daya sekaligus meningkatkan kecepatan transmisi. Teknologi ini akan digunakan di bidang-bidang paling mutakhir seperti 5G, AI, AR, HPC, chip mobile, dan VR.

Teknologi X-Cube secara signifikan memperpendek jarak transmisi sinyal antar chip, meningkatkan kecepatan transmisi data, mengurangi konsumsi daya, dan juga dapat menyesuaikan bandwidth dan kepadatan memori sesuai kebutuhan pelanggan. Saat ini, teknologi X-Cube sudah mendukung proses 7nm dan 5nm. Samsung akan terus bekerja sama dengan perusahaan semikonduktor global untuk menerapkan teknologi ini pada generasi baru chip berkinerja tinggi.  
    Meringkaskan  Teknologi pengemasan canggihDalam artikel ini, kami menjelaskan 12 teknologi pengemasan canggih yang paling umum digunakan saat ini. Tabel berikut adalah perbandingan horizontal dari teknologi pengemasan canggih yang umum digunakan tersebut.

From the comparison, we can see that the emergence and rapid development of advanced packaging mainly occurred in the past 10 years. Its integration technology mainly includes 2D, 2.5D, 3D, 3D+2D, 3D+2.5D. The functional density also includes low, medium, high and extremely high. The application fields include It covers 5G, AI, wearable devices, mobile devices, high-performance servers, high-performance computing, high-performance graphics cards and other fields. The main application manufacturers include well-known chip manufacturers such as TSMC, Intel, and SAMSUNG, which also reflects the trend of integration of advanced packaging and chip manufacturing.

Kesimpulannya, mari kita rangkum: tujuan dari kemasan canggih adalah:

Meningkatkan kepadatan fungsional, memperpendek panjang interkoneksi, meningkatkan kinerja sistem, dan mengurangi konsumsi daya secara keseluruhan.

Pengemasan canggih juga menghadirkan persyaratan baru untuk perangkat lunak EDA. Perangkat lunak EDA perlu mendukung desain FIWLP, FOWLP, 2.5DTSV dan 3D TSV, serta desain multi-substrat. Karena interposer silikon dan substrat pengemasan (Substrat) sering diintegrasikan bersama dalam suatu produk, perusahaan EDA besar telah meluncurkan perangkat lunak baru untuk mendukung desain dan verifikasi pengemasan canggih, termasuk Synopsys, Cadence, dan Siemens EDA (Mentor) yang aktif terlibat.

The figure below shows a screenshot of the advanced packaging design of Siemens EDA XPD tool. The design includes 3D TSV and 2.5D TSV design, Interposer, Substrate, FlipChip, Microbump, BGA and other elements, which are detailed and accurately reflected in the EDA tool. For detailed design methods of advanced packaging, please refer to the new book "Microsystems Based on SiP Technology" to be published in the near future.

Desain kemasan canggih yang umum (tangkapan layar desain Siemens EDA XPD)

Disclaimer: This article is reproduced from "SiP and Advanced Packaging Technology", which supports the protection of intellectual property rights. Please indicate the original source and author of the reprint. If there is any infringement, please contact us to delete it.

Nomor telepon perusahaan: +86-0755-83044319
Faks/FAX: +86-0755-83975897
Surel: 1615456225@qq.com
QQ: 3518641314 Manajer Li

QQ: 332496225 Manajer Qiu

Alamat: Ruang 809, Gedung C, Gedung Teknologi Zhantao, No. 1079 Jalan Minzhi, Distrik Baru Longhua, Shenzhen