Существуют исторические причины, по которым технология может стать известной в относительно узкой профессиональной области, и это также неразрывно связано с продвижением известных компаний. Именно Apple представила технологию SiP широкой публике, и именно благодаря TSMC передовая упаковка привлекла широкое внимание общественности. Apple заявила, что в её iWatch используется технология SiP, и с тех пор SiP получила широкую известность; TSMC заявила, что помимо передовых технологий, ей также необходимо заниматься передовой упаковкой. Поэтому передовая упаковка упоминается в отрасли как столь же важная, как и передовые технологии. В последние годы передовые технологии упаковки продолжают появляться, и один за другим возникают новые термины, что несколько запутывает ситуацию. В настоящее время можно перечислить как минимум десятки названий, связанных с передовой упаковкой. Например: WLP (Wafer Level Package), FIWLP (Fan-in Wafer Level Package), FOWLP (Fan-Out Wafer Level Package), eWLB (embedded Wafer Level BallGrid Array), CSP (Chip Scale Package), WLCSP (Wafer Level Chip Scale Package), CoW (Chip on Wafer), WoW (Wafer on Wafer), FOPLP (Fan-Out Panel Level Package), InFO (Integrated Fan-Out), CoWoS (Chip-on-Wafer-on-Substrate), HBM (High-Bandwidth Memory), HMC (Hybrid MemoryCube), Wide-IO (Wide Input Output), EMIB (Embedded Multi-Die Interconect Bridge), Foveros, Co-EMIB, ODI (Omni-Directional Interconnect), 3D IC, SoIC, X-Cube и т. д. — это передовые технологии упаковки. Как отличить и понять эти впечатляющие передовые технологии упаковки? Именно об этом и хочет рассказать эта статья. Во-первых, для удобства различения мы разделим передовую упаковку на две категории:① Передовая технология упаковки на основе расширения плоскости XYв основном через RDL для расширения спектра сигналов и межсоединений;② Передовая технология упаковки на основе расширения по оси ZВ основном, с использованием TSV для расширения сигнала и межсоединений.  
   На основе расширения плоскости XY Передовые технологии упаковки
 

Здесь под плоскостью XY понимается кремниевая пластина или плоскость XY чипа. Отличительной особенностью этого типа корпусов является отсутствие сквозных межсоединений (TSV) через кремниевые отверстия. Технология расширения сигнала в основном реализуется через слой RDL. Подложка обычно отсутствует. Проводка RDL крепится к кремниевому корпусу чипа или к дополнительному формованному элементу. Поскольку в конечном упакованном изделии отсутствует подложка, такие корпуса относительно тонкие и в настоящее время широко используются в смартфонах.

1．FOWLP

FOWLP (Fan-out Wafer Level Package) — это разновидность WLP (Wafer Level Package), поэтому сначала нам нужно понять, что такое упаковка на уровне пластины (WLP).

До появления технологии WLP традиционные этапы процесса упаковки в основном выполнялись после нарезки и измельчения кристалла. Сначала пластину разрезали и измельчали, а затем упаковывали в различные формы.

Технология WLP появилась примерно в 2000 году. Существует два типа: Fan-in (входной) и Fan-out (выходной). Упаковка на уровне пластины (WLP) отличается от традиционной упаковки. В процессе упаковки большая часть работы заключается в обработке пластины, то есть на пластине выполняется полная упаковка (Packaging), а после завершения упаковки она разрезается на части. Поскольку после завершения упаковки размер упакованного чипа практически совпадает с размером неупакованного чипа, поэтому его также называют CSP (Chip Scale Package) или WLCSP (Wafer Level Chip Scale Packaging). Этот тип упаковки соответствует рыночной тенденции к созданию легких, компактных, коротких и тонких потребительских электронных устройств. Паразитные емкости и индуктивность относительно малы, а преимуществами являются низкая стоимость и хорошее рассеивание тепла.

Первоначально в технологии WLP в основном использовался тип Fan-in, который можно назвать Fan-in WLP или FIWLP. Он преимущественно применялся в микросхемах с меньшей площадью и меньшим количеством выводов.

По мере совершенствования технологий интегральных схем площадь кристалла уменьшается, и на ней уже не помещается достаточное количество выводов. Поэтому была разработана форма корпуса Fan-Out WLP, также известная как FOWLP, которая в полной мере использует RDL для соединений за пределами кристалла, чтобы получить больше выводов.

В технологии FOWLP, поскольку контакты RDL и Bump должны выводиться на периферию кристалла, сначала необходимо разрезать и сегментировать пластину с кристаллом, а затем отдельные кристаллы переконфигурируются в процессе обработки пластины. На основе этого, посредством пакетной обработки и металлизированных проводниковых соединений, формируется окончательный корпус. Процесс инкапсуляции FOWLP показан на рисунке ниже.

FOWLP поддерживается многими компаниями, и разные компании используют разные методы именования. На рисунке ниже показан FOWLP, предоставляемый крупными компаниями.

Независимо от того, используется ли технология Fan-in или Fan-out, соединение между микросхемой WLP (Wafer-level packaging) и печатной платой осуществляется в форме перевернутого чипа (flip chip). Активная сторона чипа обращена вниз к печатной плате, что обеспечивает кратчайший электрический путь, а также гарантирует более высокую скорость и меньшие паразитные эффекты. С другой стороны, благодаря использованию пакетной упаковки, вся пластина может быть упакована за один раз, а снижение затрат является еще одним движущим фактором развития технологии WLP.  2. ИНФОРМАЦИЯInFO (Integrated Fan-out) — это передовая технология упаковки FOWLP, разработанная компанией TSMC в 2017 году. Она представляет собой интеграцию процесса FOWLP и может рассматриваться как интеграция нескольких процессов Fan-Out, в то время как FOWLP фокусируется на самом процессе упаковки Fan-Out. InFO обеспечивает пространство для интеграции нескольких чипов и может применяться для упаковки радиочастотных и беспроводных чипов, процессоров и чипов базовой полосы, графических процессоров и сетевых чипов. На рисунке ниже представлена ​​сравнительная диаграмма FIWLP, FOWLP и InFO.

Процессоры для iPhone в первые годы выпускались компанией Samsung, но TSMC принимала заказы на два поколения процессоров для iPhone, начиная с Apple A11. Одним из ключевых моментов является новая технология упаковки InFO от TSMC, которая позволяет напрямую соединять чипы, уменьшая толщину и освобождая ценное пространство для батарей или других компонентов.

Компания Apple начала использовать упаковку InFO с iPhone 7 и продолжит её использовать. В будущем iPhone 8, iPhone X и другие марки мобильных телефонов также начнут применять эту технологию. Объединение Apple и TSMC изменило ситуацию с применением технологии FOWLP и позволит рынку постепенно принять и широко использовать технологию упаковки FOWLP (InFO).  3. ФОПЛПТехнология FOPLP (Fan-out Panel Level Package) основана на идеях и технологиях FOWLP, но использует панель большего размера, что позволяет массово производить упакованные изделия, в несколько раз превышающие размеры 300-мм кремниевых пластин. Технология FOPLP является расширением технологии FOWLP. Она выполняет процесс Fan-Out на более крупной квадратной подложке, поэтому и называется технологией упаковки FOPLP. В качестве подложки для панели может использоваться печатная плата или стеклянная подложка для ЖК-панелей. В настоящее время FOPLP использует печатную плату размером 24-18 дюймов (610-457 мм), площадь которой примерно в 4 раза больше площади 300-мм кремниевой пластины. Таким образом, её можно рассматривать как единый процесс, позволяющий массово производить передовые упаковочные изделия, размеры которых в 4 раза превышают размеры 300-мм кремниевой пластины. Как и процесс FOWLP, технология FOPLP позволяет интегрировать процессы упаковки на начальном и конечном этапах. Этот процесс упаковки можно рассматривать как одноразовый, что позволяет значительно снизить производственные и материальные затраты. На рисунке ниже показано сравнение FOWLP и FOPLP.

Технология FOPLP использует технологию производства печатных плат для создания RDL-структур. Ширина и расстояние между линиями в настоящее время превышают 10 мкм. Для монтажа микросхем и пассивных компонентов используется оборудование для поверхностного монтажа (SMT). Поскольку площадь панели значительно превышает площадь кремниевой пластины, одновременно можно упаковывать больше изделий. По сравнению с FOWLP, технология FOPLP имеет большее ценовое преимущество. В настоящее время крупные мировые компании, занимающиеся упаковкой микросхем, включая Samsung Electronics и ASE, активно инвестируют в технологию FOPLP.  4．ЕМИБТехнология EMIB (Embedded Multi-Die Interconnect Bridge) — это усовершенствованная технология упаковки многокристальных межсоединительных мостов, предложенная и активно применяемая компанией Intel. В отличие от трех ранее описанных передовых технологий упаковки, EMIB представляет собой упаковку на подложке. Поскольку в EMIB отсутствуют сквозные межсоединения (TSV), она также классифицируется как передовая технология упаковки, основанная на расширении плоскости XY. Концепция EMIB аналогична 2.5D упаковке на основе кремниевых интерпозеров, представляющих собой локальное высокоплотное соединение через кремниевые пластины. По сравнению с традиционной 2.5-дюймовой упаковкой, технология EMIB обладает преимуществами нормального выхода годных изделий, отсутствия необходимости в дополнительных процессах и простоты конструкции, поскольку в ней отсутствуют TSV. Традиционные чипы SoC, CPU, GPU, контроллеры памяти и контроллеры ввода-вывода могут быть изготовлены только с использованием одного процесса. При использовании технологии EMIB, для CPU и GPU предъявляются высокие требования к технологическому процессу, и они могут использовать 10-нм техпроцесс. Блоки ввода-вывода и коммуникационные блоки могут использовать 14-нм техпроцесс, а часть памяти — 22-нм техпроцесс. Благодаря передовой технологии упаковки EMIB, три различных процесса могут быть интегрированы в один процессор. На рисунке ниже представлена ​​принципиальная схема EMIB.    

По сравнению с кремниевыми интерпозерами, кремниевые пластины EMIB меньше по размеру, более гибкие и экономичные. Технология упаковки EMIB позволяет объединять процессоры, устройства ввода-вывода, графические процессоры и даже FPGA, микросхемы искусственного интеллекта и другие чипы по мере необходимости. Она позволяет объединять чипы, изготовленные по 10-нм, 14-нм, 22-нм и другим технологическим процессам, в один чип, удовлетворяя потребности гибкого бизнеса.

Благодаря интерфейсу EMIB платформа KBL-G объединяет процессоры Intel Core и графические процессоры AMD Radeon RX Vega M. Она сочетает в себе мощные вычислительные возможности процессоров Intel с превосходными графическими возможностями графических процессоров AMD и обеспечивает отличное охлаждение. Этот чип вошел в историю и вывел пользовательский опыт на новый уровень.

   На основе расширения по оси Z Передовые технологии упаковки  

Передовая технология упаковки, основанная на расширении по оси Z, в основном использует сквозные межсоединения (TSV) для расширения сигнала и межсоединений. TSV можно разделить на 2.5D TSV и 3D TSV. Благодаря технологии TSV можно вертикально размещать и соединять несколько микросхем.

В технологии 3D TSV микросхемы расположены очень близко друг к другу, поэтому задержка будет меньше. Кроме того, укороченная длина межсоединений может уменьшить связанные с этим паразитные эффекты, позволяя устройству работать на более высоких частотах, что приводит к повышению производительности и значительному снижению затрат. Технология TSV является ключевой технологией для трехмерной упаковки. Научно-исследовательские учреждения, включая производителей полупроводниковых интегральных схем, заводы по производству интегральных схем, предприятия по упаковке, разработчиков новых технологий, университеты и научно-исследовательские институты, а также технологические альянсы, провели различные исследования и разработки в области процессов TSV. Кроме того, читателям следует отметить, что, хотя передовая технология упаковки, основанная на расширении по оси Z, в основном обеспечивает расширение сигнала и межсоединения через TSV, RDL также незаменима. Например, если TSV верхнего и нижнего чипов не могут быть выровнены, требуется локальное межсоединение через RDL.    5. CoWoS
CoWoS (Chip-on-Wafer-on-Substrate) — это технология 2.5D-упаковки, разработанная компанией TSMC. В рамках CoWoS чип упаковывается на кремниевую адаптерную плату (интерпозер), для межсоединений используется высокоплотная проводка на этой плате, а затем чип устанавливается на упаковочную подложку, как показано на рисунке ниже.

CoWoS и упомянутый ранее InFO — оба продукта компании TSMC. CoWoS имеет кремниевый интерпозер, а InFO — нет. CoWoS ориентирован на рынок высокопроизводительных микросхем, предлагая относительно большое количество контактов и меньший размер корпуса. InFO же ориентирован на рынок экономичных микросхем, предлагая меньший размер корпуса и меньшее количество контактов.

Компания TSMC начала серийное производство CoWoS в 2012 году. Благодаря этой технологии несколько микросхем упаковываются вместе и соединяются между собой с помощью высокоплотных кремниевых межсоединителей, что позволяет добиться компактных размеров корпуса, высокой производительности, низкого энергопотребления и меньшего количества выводов.

Технология CoWoS широко используется. Nvidia GP100 и чип Google TPU2.0, на котором AlphaGo победила Ke Jie, — все они используют технологию CoWoS. Искусственный интеллект (ИИ) также вносит свой вклад в развитие CoWoS. В настоящее время CoWoS поддерживается ведущими производителями чипов, такими как NVIDIA, AMD, Google, XilinX и Huawei HiSilicon.

6．ХБМHBM (High-Bandwidth Memory) — это высокоскоростная память, в основном предназначенная для рынка высокопроизводительных видеокарт. В HBM используются технологии 3D TSV и 2.5D TSV для соединения нескольких микросхем памяти друг с другом посредством 3D TSV, а также технология 2.5D TSV для соединения соединенных микросхем памяти и графических процессоров на несущей плате. На рисунке ниже показана принципиальная схема технологии HBM.

В настоящее время существует три версии HBM: HBM, HBM2 и HBM2E, с пропускной способностью 128 Гбит/с/стек, 256 Гбит/с/стек и 307 Гбит/с/стек соответственно. Новейшая версия HBM3 всё ещё находится в разработке. Стандарт HBM продвигают AMD, NVIDIA и Hynix. AMD первой использовала стандарт HBM в своей флагманской видеокарте, обеспечив пропускную способность памяти до 512 Гбит/с. NVIDIA последовала её примеру и использовала стандарт HBM для достижения пропускной способности памяти в 1 ТБ/с. По сравнению с DDR5, производительность HBM улучшена более чем в 3 раза, а энергопотребление снижено на 50%.  7．HMCHMC (Hybrid Memory Cube) — это гибридный модуль памяти, стандарт которого в основном продвигается компанией Micron, и его целевой рынок — высокопроизводительные серверы, особенно с многопроцессорной архитектурой. HMC использует многослойную архитектуру DRAM для достижения большей пропускной способности памяти. Кроме того, HMC интегрирует контроллер памяти в корпус DRAM-модуляции с помощью технологии 3D TSV. На рисунке ниже показана принципиальная схема технологии HMC.

Сравнивая HBM и HMC, мы видим, что они очень похожи. Оба типа микросхем DRAM имеют многослойную структуру и соединены между собой через 3D TSV, а под ними расположены микросхемы управления логикой. Разница между ними заключается в следующем: HBM соединена через межсоединительную перемычку и графический процессор, в то время как HMC устанавливается непосредственно на подложку, без межсоединительной перемычки и 2.5D TSV посередине. В многослойной структуре HMC диаметр 3D TSV составляет около 5-6 мкм, а их количество превышает 2000. Микросхемы DRAM обычно тоньше до 50 мкм, а соединения осуществляются через 20-мкм микроконтакты. Раньше контроллеры памяти были встроены в процессор, поэтому в высокопроизводительных серверах, где необходимо использовать большое количество модулей памяти, проектирование контроллера памяти было очень сложным. Теперь, когда контроллер памяти интегрирован в модуль памяти, его конструкция значительно упрощена. Кроме того, HMC использует высокоскоростной последовательный интерфейс (SerDes) для реализации высокоскоростного интерфейса, что подходит для ситуаций, когда процессор и память расположены далеко друг от друга.  8. Широкий ввод-выводТехнология широкополосного ввода-вывода (Wide-IO) в основном продвигается компанией Samsung. Сейчас она достигла второго поколения. Она позволяет достичь ширины интерфейса памяти до 512 бит. Рабочая частота интерфейса памяти может достигать 1 ГГц. Общая пропускная способность памяти может достигать 68 Гбит/с, что вдвое превышает пропускную способность интерфейса DDR4 (34 Гбит/с). Технология Wide-IO реализуется путем размещения микросхемы памяти на логической микросхеме. Микросхема памяти соединяется с логической микросхемой и подложкой через 3D TSV, как показано на рисунке ниже.

Технология Wide-IO обладает преимуществами вертикальной компоновки, характерными для архитектуры TSV, что позволяет создавать мобильные запоминающие устройства с высокими скоростными, емкостными и энергоэффективными характеристиками, отвечающими потребностям таких мобильных устройств, как смартфоны, планшеты и портативные игровые консоли. Основной целевой рынок — мобильные устройства, требующие низкого энергопотребления.  9. ФоверосВ дополнение к ранее представленной усовершенствованной упаковке EMIB, Intel также выпустила технологию активной интеграции Foveros. В презентации технологий Intel Foveros называется 3D Face to Face Chip Stack для гетерогенной интеграции, это трехмерная стековая конструкция гетерогенных интегральных схем, расположенная «лицом к лицу». Разница между EMIB и Foveros заключается в том, что первая — это технология 2D-упаковки, а вторая — технология 3D-стекирования. По сравнению с методом 2D-упаковки EMIB, Foveros больше подходит для малогабаритных продуктов или продуктов с высокими требованиями к пропускной способности памяти. На самом деле, с точки зрения производительности и функций чипов, между EMIB и Foveros нет большой разницы. Обе технологии интегрируют чипы разных спецификаций и функций, выполняя разные роли. Однако с точки зрения размера и энергопотребления преимущества 3D-стекирования Foveros проявляются. Энергопотребление каждого бита данных, передаваемых Foveros, очень низкое. Технология Foveros сталкивается с необходимостью уменьшения расстояния между контактными площадками, увеличения плотности и технологии стекирования чипов. На рисунке ниже представлена ​​принципиальная схема технологии 3D-упаковки Foveros.

LakeField, первый чип для материнских плат, использующий технологию Foveros 3D-упаковки, объединяет 10-нм процессор Ice Lake и 22-нм ядро. Он обладает полным набором функций ПК, но при этом имеет размер всего несколько центов. Хотя Foveros — это более продвинутая технология 3D-упаковки, она не заменяет EMIB. Intel объединит эти две технологии в последующем производстве.  10．Co-EMIB（Foveros + EMIB）Co-EMIB — это комбинация EMIB и Foveros. EMIB в основном отвечает за горизонтальные соединения, позволяя соединять чипы с разными ядрами, как пазл. Foveros же укладывается вертикально, подобно высотному зданию. Каждый этаж может иметь совершенно разную конструкцию. Например, первый этаж — это спортзал, второй — офисное здание, а третий — квартира. Технология упаковки, объединяющая EMIB и Foveros, называется Co-EMIB. Это более гибкий метод производства чипов, позволяющий продолжать горизонтальное соединение чипов во время укладки. Таким образом, эта технология позволяет соединять несколько 3D-чипов Foveros вместе через EMIB для создания более крупной системы чипов. На рисунке ниже представлена ​​схема технологии Co-EMIB.

Технология Co-EMIB позволяет достичь производительности, сравнимой с производительностью одного чипа. Ключом к этой технологии является технология всенаправленных межсоединений ODI (Omni-Directional Interconnect). ODI имеет два типа. Помимо соединений лифтового типа, соединяющих разные слои, существуют также переходы, соединяющие различные трехмерные структуры, а также мезонины между слоями, что обеспечивает чрезвычайно высокую гибкость при создании различных комбинаций чипов. Технология ODI позволяет чипам достигать как горизонтальных, так и вертикальных межсоединений.

В рамках концепции Co-EMIB используется новый метод 3D + 2D упаковки, который меняет подход к проектированию микросхем, переходя от прежних плоских конструкций к многослойной компоновке. Таким образом, помимо революционных новых вычислительных архитектур, таких как квантовые вычисления, CO-EMIB можно считать лучшей практикой в ​​поддержании и развитии существующей вычислительной архитектуры и экосистемы.

11．SoIC

SoIC, также известный как TSMC-SoIC, — это новая технология, предложенная компанией TSMC (System-on-Integrated-Chips). Ожидается, что серийное производство технологии SoIC от TSMC начнётся в 2021 году. Что же такое SoIC? Так называемый SoIC — это инновационная технология многокристальной компоновки, позволяющая интегрировать процессы на уровне пластины с размером элементов менее 10 нанометров. Наиболее отличительной особенностью этой технологии является структура соединения без контактных площадок, что приводит к более высокой плотности интеграции и лучшим эксплуатационным характеристикам. SoIC включает две технические формы: CoW (Chip-on-wafer) и WoW (Wafer-on-wafer). Согласно описанию TSMC, SoIC — это технология прямого соединения пластин WoW и CoW, относящаяся к технологии Front-End 3D (FE 3D), в то время как упомянутые выше InFO и CoWoS относятся к технологии Back-End 3D (BE 3D). TSMC и Siemens EDA (Mentor) сотрудничают в области технологии SoIC и выпускают соответствующие инструменты проектирования и верификации. На рисунке ниже представлено сравнение интеграции 3D-интегральных схем и SoIC.

В частности, производственные процессы SoIC и 3D IC в некоторой степени схожи. Ключевым моментом SoIC является достижение структуры соединений без контактных площадок, а плотность сквозных межсоединений (TSV) также выше, чем у традиционных 3D IC. Межсоединение между многослойными чипами осуществляется напрямую через чрезвычайно малые TSV. Как показано на рисунке выше, это сравнение плотности TSV и размера контактных площадок в 3D IC и SoIC. Видно, что плотность TSV в SoIC значительно выше, чем в 3D IC. В то же время, межсоединение между чипами также использует технологию прямого соединения без контактных площадок. Расстояние между чипами меньше, а плотность интеграции выше. Следовательно, его продукция также обладает более высокой функциональной плотностью, чем традиционные 3D IC.  12．X-кубX-Cube (eXtended-Cube) — это технология 3D-интеграции, анонсированная Samsung, которая позволяет разместить больше памяти на меньшей площади и сократить расстояние передачи сигнала между элементами. X-Cube используется в процессах, требующих высокой производительности и пропускной способности, таких как 5G, искусственный интеллект, а также носимые или мобильные устройства и приложения, требующие высокой вычислительной мощности. В X-Cube используется технология TSV для размещения SRAM поверх логических ячеек, что позволяет разместить больше памяти на меньшей площади. Как видно из демонстрации технологии X-Cube, в отличие от предыдущей 2D-параллельной упаковки нескольких чипов, 3D-упаковка X-Cube позволяет размещать и упаковывать несколько чипов, делая готовую структуру чипа более компактной. Технология TSV используется для соединения чипов, что снижает энергопотребление и увеличивает скорость передачи данных. Эта технология будет использоваться в самых передовых областях, таких как 5G, ИИ, дополненная реальность, высокопроизводительные вычисления, мобильные чипы и виртуальная реальность.

Технология X-Cube значительно сокращает расстояние передачи сигнала между чипами, увеличивает скорость передачи данных, снижает энергопотребление, а также позволяет настраивать пропускную способность и плотность памяти в соответствии с потребностями заказчика. В настоящее время технология X-Cube уже поддерживает 7-нм и 5-нм техпроцессы. Samsung продолжит сотрудничество с мировыми компаниями-производителями полупроводников для внедрения этой технологии в новое поколение высокопроизводительных чипов.  
    Суммировать  Передовые технологии упаковкиВ этой статье мы описываем 12 наиболее распространенных на сегодняшний день передовых технологий упаковки. В следующей таблице представлено сравнительное описание этих распространенных передовых технологий упаковки.

Из сравнения видно, что появление и стремительное развитие передовых технологий упаковки в основном произошло за последние 10 лет. Технология интеграции включает в себя 2D, 2.5D, 3D, 3D+2D, 3D+2.5D. Функциональная плотность также включает низкую, среднюю, высокую и сверхвысокую. Области применения охватывают 5G, искусственный интеллект, носимые устройства, мобильные устройства, высокопроизводительные серверы, высокопроизводительные вычисления, высокопроизводительные графические карты и другие области. К основным производителям относятся известные производители микросхем, такие как TSMC, Intel и SAMSUNG, что также отражает тенденцию интеграции передовых технологий упаковки и производства микросхем.

В заключение подведем итог: цель передовой упаковки заключается в следующем:

Повышение функциональной плотности, сокращение длины межсоединений, улучшение производительности системы и снижение общего энергопотребления.

Передовые технологии упаковки также предъявляют новые требования к инструментам EDA. Инструменты EDA должны поддерживать проектирование FIWLP, FOWLP, 2.5DTSV и 3D TSV, а также проектирование на нескольких подложках. Поскольку кремниевый интерпозер и упаковочная подложка (Substrate) часто интегрированы в одном изделии, крупные компании, занимающиеся разработкой EDA, выпустили новые инструменты для поддержки проектирования и верификации передовых технологий упаковки, в том числе Synopsys, Cadence, Siemens EDA (Mentor).

На рисунке ниже представлен скриншот расширенного дизайна корпусов, созданного с помощью инструмента Siemens EDA XPD. Дизайн включает в себя 3D-сквозные межсоединения (TSV) и 2.5D-сквозные межсоединения (TSV), межсоединительные элементы, подложки, FlipChip, микроконтакты, BGA и другие элементы, которые детально и точно отражены в инструменте EDA. Подробные методы проектирования расширенных корпусов описаны в новой книге «Микросистемы на основе SiP-технологии», которая будет опубликована в ближайшее время.

Типичный пример передового дизайна упаковки (скриншот дизайна Siemens EDA XPD)

Отказ от ответственности: Данная статья воспроизведена из издания "SiP and Advanced Packaging Technology", которое поддерживает защиту прав интеллектуальной собственности. Пожалуйста, укажите первоисточник и автора перепечатки. В случае обнаружения каких-либо нарушений, пожалуйста, свяжитесь с нами для удаления публикации.

Номер телефона компании: +86-0755-83044319
Факс: +86-0755-83975897
Почта: 1615456225@qq.com
QQ: 3518641314 Менеджер Ли

QQ: 332496225 Менеджер Цю

Адрес: Комната 809, корпус C, технологический корпус Чжаньтао, проспект Миньчжи, 1079, новый район Лунхуа, Шэньчжэнь.