Bir teknolojinin nispeten dar bir meslek alanından nasıl bu kadar tanınır hale gelebileceğinin tarihsel nedenleri vardır ve bu durum, tanınmış şirketlerin tanıtımıyla da yakından ilişkilidir. SiP teknolojisini kamuoyuna tanıtan Apple'dır ve gelişmiş ambalajlamanın geniş kitlelerin dikkatini çekmesini sağlayan da TSMC'dir. Apple, iWatch'unun SiP teknolojisini kullandığını açıkladı ve o zamandan beri SiP yaygın olarak tanındı; TSMC ise gelişmiş teknolojinin yanı sıra gelişmiş ambalajlama alanında da faaliyet göstermesi gerektiğini belirtti. Bu nedenle, gelişmiş ambalajlama, sektör tarafından gelişmiş teknoloji kadar önemli olarak değerlendirilmektedir. Son yıllarda, gelişmiş ambalajlama teknolojileri sürekli olarak ortaya çıkmakta ve ardı ardına yeni terimler ortaya çıkmaktadır ki bu da biraz kafa karıştırıcıdır. Şu anda, gelişmiş ambalajlamayla ilgili en az onlarca isim sıralanabilir. Örneğin: WLP (Wafer Level Package), FIWLP (Fan-in Wafer Level Package), FOWLP (Fan-Out Wafer Level Package), eWLB (embedded Wafer Level BallGrid Array), CSP (Chip Scale Package), WLCSP (Wafer Level Chip Scale Package), CoW (Chip on Wafer), WoW (Wafer on Wafer), FOPLP (Fan-Out Panel Level Package), InFO (Integrated Fan-Out), CoWoS (Chip-on-Wafer-on-Substrate), HBM (High-Bandwidth Memory), HMC (Hybrid MemoryCube), Wide-IO (Wide Input Output), EMIB (Embedded Multi-Die Interconnect Bridge), Foveros, Co-EMIB, ODI (Omni-Directional Interconnect), 3D IC, SoIC, X-Cube...vb... bunlar gelişmiş paketleme teknolojileridir. Bu göz kamaştırıcı gelişmiş ambalaj teknolojilerini nasıl ayırt edip anlayabiliriz? Bu makale okuyuculara bunu anlatmak istiyor. Öncelikle, ayırt etmeyi kolaylaştırmak için gelişmiş ambalajı iki kategoriye ayırıyoruz:① XY düzlem uzantısına dayalı gelişmiş paketleme teknolojisiesas olarak sinyal genişletme ve ara bağlantı için RDL aracılığıyla;② Z ekseni uzantısına dayalı gelişmiş paketleme teknolojisiÖzellikle TSV aracılığıyla sinyal genişletme ve ara bağlantı sağlanmaktadır.  
   XY düzlemi uzantısına dayanmaktadır. Gelişmiş paketleme teknolojisi
 

Buradaki XY düzlemi, yonga levhasını veya yonganın XY düzlemini ifade eder. Bu tip paketlemenin ayırt edici özelliği, silikon delik üzerinden TSV (Trans-Specific Ventricular Valve) bulunmamasıdır. Sinyal uzatma yöntemi veya teknolojisi esas olarak RDL (Reduced Lineer Deletting) katmanı üzerinden uygulanır. Genellikle alt tabaka bulunmaz. RDL kablolaması, yonganın silikon gövdesine veya ek bir kalıba bağlanır. Son paketlenmiş ürünün alt tabakası olmadığı için, bu tür paketler nispeten incedir ve şu anda akıllı telefonlarda yaygın olarak kullanılmaktadır.

1．FOWLP

FOWLP (Fan-out Wafer Level Package), bir WLP (Wafer Level Package) türüdür, bu nedenle öncelikle WLP wafer seviyesi paketlemeyi anlamamız gerekiyor.

WLP teknolojisinin ortaya çıkmasından önce, geleneksel paketleme işlem adımları esas olarak kalıbın kesilmesi ve dilimlenmesinden sonra gerçekleştiriliyordu. Yonga levhası önce kesilip doğranıyor, ardından çeşitli şekillerde paketleniyordu.

WLP (Wafer Level Package - Yonga Levhası Paketleme) yaklaşık 2000 yılında ortaya çıktı. İki türü vardır: Fan-in (İçten Giriş) ve Fan-out (Dıştan Çıkış). WLP yonga levhası paketleme, geleneksel paketlemeden farklıdır. Paketleme işleminde, işlemin büyük kısmı yonga levhası üzerinde gerçekleştirilir, yani yonga levhası üzerinde genel paketleme (Packaging) yapılır ve paketleme tamamlandıktan sonra dilimlere ayrılır. Paketleme tamamlandıktan sonra parçalara ayrıldığı için, paketlenmiş yonganın boyutu neredeyse çıplak yonganın boyutuyla aynıdır, bu nedenle CSP (Çip Ölçekli Paketleme) veya WLCSP (Yonga Levhası Seviyeli Yonga Levhası Paketleme) olarak da adlandırılır. Bu paketleme türü, hafif, küçük, kısa ve ince tüketici elektroniği ürünlerinin pazar trendine uygundur. Parazitik kapasitans ve endüktans nispeten küçüktür ve düşük maliyet ve iyi ısı dağılımı avantajlarına sahiptir.

Başlangıçta, WLP çoğunlukla Fan-in tipini benimsedi; bu tipe Fan-in WLP veya FIWLP denilebilir. Genellikle daha küçük alana ve daha az pine sahip çiplerde kullanılır.

Entegre devre teknolojisi geliştikçe, çip alanı küçülür ve çip alanı yeterli sayıda pini barındıramaz. Bu nedenle, daha fazla pin elde etmek için çip alanı dışındaki bağlantılar için RDL'den tam olarak yararlanan Fan-Out WLP paketleme biçimi, diğer adıyla FOWLP, geliştirilmiştir.

FOWLP'de, RDL ve Bump'ın çıplak çipin çevresine doğru yönlendirilmesi gerektiğinden, çıplak çip levhası önce kesilip bölümlere ayrılmalı ve ardından bağımsız çıplak çipler levha işlemine yeniden yapılandırılmalıdır. Buna dayanarak, toplu işlem ve metalize kablolama ara bağlantısı yoluyla nihai paket oluşturulur. FOWLP kapsülleme işlemi aşağıdaki şekilde gösterilmiştir.

FOWLP birçok şirket tarafından desteklenmektedir ve farklı şirketlerin farklı adlandırma yöntemleri vardır. Aşağıdaki şekil, büyük şirketler tarafından sağlanan FOWLP'yi göstermektedir.

İster Fan-in ister Fan-out kullanılsın, WLP wafer seviyesi paketleme ile PCB arasındaki bağlantı flip chip şeklindedir. Çipin aktif tarafı baskılı devre kartına doğru bakar, bu da en kısa elektriksel yolu sağlar ve daha yüksek hız ile daha az parazitik etkiyi garanti eder. Öte yandan, toplu paketleme kullanımı sayesinde tüm wafer tek seferde paketlenebilir ve maliyet düşürme, wafer seviyesi paketleme için bir diğer itici güçtür.  2．BİLGİInFO (Integrated Fan-out), TSMC tarafından 2017 yılında geliştirilen gelişmiş bir FOWLP paketleme teknolojisidir. FOWLP sürecinin bir entegrasyonudur ve birden fazla çipin Fan-Out süreçlerinin entegrasyonu olarak anlaşılabilirken, FOWLP Fan-Out paketleme sürecinin kendisine odaklanır. InFO, birden fazla çipin entegrasyonu için alan sağlar ve radyo frekansı ve kablosuz çiplerin paketlenmesinde, işlemci ve baz bant çip paketlemesinde, grafik işlemcilerde ve ağ çiplerinde uygulanabilir. Aşağıdaki şekil, FIWLP, FOWLP ve InFO'nun karşılaştırmalı bir diyagramıdır.

Apple'ın iPhone işlemcileri ilk yıllarda Samsung tarafından üretilirken, TSMC, Apple A11 ile başlayarak iki nesil iPhone işlemcisi için sipariş aldı. Bunun anahtarlarından biri, çiplerin doğrudan birbirine bağlanmasına olanak tanıyan, kalınlığı azaltan ve piller veya diğer parçalar için değerli alan açan TSMC'nin yeni paketleme teknolojisi InFO'dur.

Apple, iPhone 7 ile InFO paketleme teknolojisini kullanmaya başladı ve kullanmaya devam edecek. iPhone 8, iPhone X ve gelecekte diğer cep telefonu markaları da bu teknolojiyi kullanmaya başlayacak. Apple ve TSMC'nin birleşmesi, FOWLP teknolojisinin uygulama durumunu değiştirdi ve pazarın FOWLP (InFO) paketleme teknolojisini kademeli olarak kabul etmesini ve yaygınlaştırmasını sağlayacak.  3．FOPLPFOPLP (Fan-out Panel Level Package), FOWLP'nin fikir ve teknolojisinden yararlanır, ancak daha büyük bir panel kullandığı için 300 mm silikon gofret çiplerinin birkaç katı büyüklüğünde paketlenmiş ürünlerin seri üretimini sağlayabilir. FOPLP teknolojisi, FOWLP teknolojisinin bir uzantısıdır. Daha büyük kare bir taşıyıcı kart üzerinde Fan-Out işlemini gerçekleştirdiği için FOPLP paketleme teknolojisi olarak adlandırılır. Panel taşıyıcı kartı, LCD paneller için bir PCB taşıyıcı kartı veya bir cam taşıyıcı kartı olabilir. Şu anda FOPLP, alanı 300 mm silikon gofretin yaklaşık 4 katı olan 24-18 inç (610-457 mm) PCB taşıyıcı kartı kullanmaktadır. Bu nedenle, 300 mm silikon gofretin 4 katı büyüklüğünde gelişmiş paketleme ürünlerinin seri üretimini sağlayabilen tek bir işlem olarak düşünülebilir. FOWLP işlemi gibi, FOPLP teknolojisi de paketlemenin ön ve arka uç işlemlerini entegre edebilir. Bu, tek seferlik bir paketleme işlemi olarak düşünülebilir, bu nedenle üretim ve malzeme maliyetlerini önemli ölçüde azaltabilir. Aşağıdaki resim, FOWLP ve FOPLP arasındaki karşılaştırmayı göstermektedir.

FOPLP, RDL üretmek için PCB üretim teknolojisini kullanır. Hat genişliği ve hat aralığı şu anda 10 µm'den daha büyüktür. Çipleri ve pasif bileşenleri monte etmek için SMT ekipmanı kullanır. Panel alanı, wafer alanından çok daha büyük olduğundan, aynı anda daha fazla ürün paketlenebilir. FOWLP ile karşılaştırıldığında, FOPLP daha büyük bir maliyet avantajına sahiptir. Şu anda, Samsung Electronics ve ASE de dahil olmak üzere dünyanın önde gelen paketleme şirketleri, FOPLP proses teknolojisine aktif olarak yatırım yapmaktadır.  4．EMİBEMIB (Embedded Multi-Die Interconnect Bridge), Intel tarafından önerilen ve aktif olarak uygulanan, gömülü çoklu çip ara bağlantı köprüsü gelişmiş paketleme teknolojisidir. Daha önce açıklanan üç gelişmiş paketten farklı olarak, EMIB alt tabaka tabanlı bir pakettir. EMIB'de TSV bulunmadığı için, XY düzlem uzantısına dayalı gelişmiş bir paketleme teknolojisi olarak da sınıflandırılır. EMIB konsepti, silikon ara katmanlara dayalı 2.5D paketlemeye benzer; bu, silikon levhalar üzerinden yerel yüksek yoğunluklu ara bağlantıdır. Geleneksel 2.5 inç paketlemeyle karşılaştırıldığında, EMIB teknolojisi normal paketleme verimi, ek işlemlere gerek olmaması ve TSV olmaması nedeniyle basit tasarım avantajlarına sahiptir. Geleneksel SoC çipleri, CPU, GPU, bellek denetleyicisi ve IO denetleyicisi yalnızca tek bir işlem kullanılarak üretilebilir. EMIB teknolojisi kullanılarak, CPU ve GPU yüksek işlem gereksinimlerine sahiptir ve 10nm işlem kullanabilir. IO birimi ve iletişim birimi 14nm işlem kullanabilir ve bellek kısmı 22nm işlem kullanabilir. EMIB gelişmiş paketleme teknolojisi kullanılarak, üç farklı işlem tek bir işlemciye entegre edilebilir. Aşağıdaki resim EMIB'nin şematik diyagramıdır.    

Silikon ara katmanlarla karşılaştırıldığında, EMIB silikon levhalar daha küçük, daha esnek ve daha ekonomiktir. EMIB paketleme teknolojisi, ihtiyaç duyulduğunda CPU, G/Ç, GPU ve hatta FPGA, yapay zeka ve diğer çipleri bir arada paketleyebilir. Esnek iş ihtiyaçlarını karşılamak için 10nm, 14nm, 22nm ve diğer farklı işlem teknolojilerine sahip çipleri tek bir çipte bir araya getirebilir.

EMIB sayesinde KBL-G platformu, Intel Core işlemcileri ve AMD Radeon RX Vega M GPU'larını entegre ediyor. Intel işlemcilerinin güçlü işlem gücünü AMD GPU'larının mükemmel grafik yetenekleriyle birleştiriyor ve mükemmel bir soğutma deneyimi sunuyor. Bu çip tarih yazdı ve ürün deneyimini yeni bir seviyeye taşıdı.

   Z ekseni uzantısına dayalı Gelişmiş paketleme teknolojisi  

Z ekseni uzantısına dayalı gelişmiş paketleme teknolojisi, sinyal uzantısı ve ara bağlantı için esas olarak TSV kullanır. TSV, 2.5D TSV ve 3D TSV olarak ikiye ayrılabilir. TSV teknolojisi sayesinde, birden fazla çip dikey olarak üst üste istiflenebilir ve birbirine bağlanabilir.

3D TSV teknolojisinde, çipler birbirine çok yakın olduğundan gecikme daha az olur. Ayrıca, kısaltılmış ara bağlantı uzunluğu, ilgili parazitik etkileri azaltarak cihazın daha yüksek frekanslarda çalışmasına olanak tanır; bu da performans iyileştirmelerine ve daha büyük maliyet düşüşlerine dönüşür. TSV teknolojisi, üç boyutlu paketleme için önemli bir teknolojidir. Yarı iletken entegre devre üreticileri, entegre devre üretim dökümhaneleri, paketleme dökümhaneleri, yeni teknoloji geliştiricileri, üniversiteler ve araştırma enstitüleri ve teknoloji ittifakları dahil olmak üzere araştırma kurumları, TSV süreçleri üzerinde çeşitli araştırma ve geliştirme çalışmaları yürütmüştür. Ayrıca, okuyucuların Z ekseni uzantısına dayalı gelişmiş paketleme teknolojisinin esas olarak TSV aracılığıyla sinyal uzantısı ve ara bağlantı gerçekleştirdiğini, ancak RDL'nin de vazgeçilmez olduğunu unutmamaları gerekir. Örneğin, üst ve alt çiplerin TSV'leri hizalanamıyorsa, RDL aracılığıyla yerel ara bağlantı gereklidir.    5．CoWoS
CoWoS (Chip-on-Wafer-on-Substrate), TSMC tarafından piyasaya sürülen 2.5 boyutlu bir paketleme teknolojisidir. CoWoS, çipi bir silikon adaptör kartına (ara katman) paketler, ara bağlantı için silikon adaptör kartı üzerinde yüksek yoğunluklu kablolama kullanır ve ardından aşağıdaki şekilde gösterildiği gibi paketleme alt tabakasına monte eder.

CoWoS ve daha önce bahsedilen InFO'nun her ikisi de TSMC'ye aittir. CoWoS'ta silikon ara katman bulunurken, InFO'da bulunmamaktadır. CoWoS, nispeten yüksek bağlantı sayısı ve paket boyutuyla üst düzey pazarı hedeflemektedir. InFO ise daha küçük paket boyutu ve daha az bağlantı sayısıyla uygun fiyatlı pazarı hedeflemektedir.

TSMC, CoWoS teknolojisinin seri üretimine 2012 yılında başladı. Bu teknoloji sayesinde, birden fazla çip bir araya getirilerek yüksek yoğunluklu silikon ara katman (high-density Silicon Interposer) ile birbirine bağlanır; bu da küçük paket boyutu, yüksek performans, düşük güç tüketimi ve daha az pin sayısı gibi avantajlar sağlar.

CoWoS teknolojisi yaygın olarak kullanılmaktadır. Nvidia'nın GP100'ü ve Ke Jie'yi yenen AlphaGo'nun arkasındaki Google TPU2.0 çipi de CoWoS teknolojisini kullanmaktadır. Yapay zeka (AI) da CoWoS'a katkıda bulunmaktadır. Şu anda CoWoS, NVIDIA, AMD, Google, XilinX ve Huawei HiSilicon gibi üst düzey çip üreticilerinden destek almaktadır.

6．HBMHBM (Yüksek Bant Genişlikli Bellek), esas olarak üst düzey grafik kartı pazarına yönelik yüksek bant genişlikli bellektir. HBM, 3D TSV ve 2.5D TSV teknolojilerini kullanarak birden fazla bellek yongasını 3D TSV aracılığıyla bir araya getirir ve 2.5D TSV teknolojisini kullanarak taşıyıcı kart üzerindeki birleştirilmiş bellek yongalarını ve GPU'ları birbirine bağlar. Aşağıdaki şekil, HBM teknolojisinin şematik diyagramını göstermektedir.

HBM'nin şu anda HBM, HBM2 ve HBM2E olmak üzere üç sürümü bulunmaktadır ve bant genişlikleri sırasıyla 128 GBps/Stack, 256 GBps/Stack ve 307 GBps/Stack'tir. En yeni HBM3 ise hala geliştirme aşamasındadır. HBM standardı AMD, NVIDIA ve Hynix tarafından desteklenmektedir. AMD, amiral gemisi grafik kartında HBM standardını kullanan ilk firma olmuş ve 512 GBps'ye kadar bellek bant genişliği elde etmiştir. NVIDIA da HBM standardını kullanarak 1 TBps'lik bir bellek bant genişliğine ulaşmıştır. DDR5 ile karşılaştırıldığında, HBM performansı 3 kattan fazla artarken, güç tüketimi %50 oranında azalmıştır.  7．HMCHMC (Hibrit Bellek Küpü), Micron tarafından yaygın olarak desteklenen ve özellikle çok işlemcili mimariye sahip üst düzey sunucu pazarını hedefleyen bir hibrit depolama küpüdür. HMC, daha yüksek bellek bant genişliği elde etmek için üst üste yığılmış DRAM yongaları kullanır. Ayrıca, HMC, 3D TSV entegrasyon teknolojisi aracılığıyla bellek denetleyicisini DRAM yığın paketine entegre eder. Aşağıdaki şekil, HMC teknolojisinin şematik diyagramını göstermektedir.

HBM ve HMC'yi karşılaştırdığımızda, çok benzer olduklarını görebiliriz. Her iki DRAM yongası da üst üste dizilmiş ve 3D TSV ile birbirine bağlanmıştır ve altlarında mantık kontrol yongaları bulunur. İkisi arasındaki fark şudur: HBM, ara katman (Interposer) ve GPU aracılığıyla birbirine bağlanırken, HMC doğrudan alt tabakaya monte edilir ve ortada ara katman ve 2.5D TSV bulunmaz. HMC yığınında, 3D TSV'nin çapı yaklaşık 5~6 µm'dir ve sayısı 2000'i aşmaktadır. DRAM yongaları genellikle 50 µm'ye kadar inceltilir ve yongalar 20 µm'lik mikro bağlantı noktaları (MicroBump) aracılığıyla bağlanır. Geçmişte, bellek denetleyicileri işlemciye entegre edildiğinden, yüksek performanslı sunucularda çok sayıda bellek modülü kullanılması gerektiğinde, bellek denetleyicisinin tasarımı çok karmaşıktı. Şimdi bellek denetleyicisi bellek modülüne entegre edildiğinden, bellek denetleyicisinin tasarımı büyük ölçüde basitleştirilmiştir. Ek olarak, HMC, işlemci ve belleğin birbirinden uzak olduğu durumlar için uygun olan yüksek hızlı bir arayüz uygulamak üzere yüksek hızlı seri arayüz (SerDes) kullanır.  8．Geniş-IOGeniş Giriş Çıkış (Wide-IO) geniş bant giriş ve çıkış teknolojisi, esas olarak Samsung tarafından desteklenmektedir. Şu anda ikinci nesline ulaşmıştır. 512 bit'e kadar bellek arayüzü genişliği elde edebilir. Bellek arayüzü çalışma frekansı 1 GHz'e kadar ulaşabilir. Toplam bellek bant genişliği 68 GBps'ye ulaşabilir; bu da DDR4 arayüzünün (34 GBps) bant genişliğinin iki katıdır. Geniş Giriş Çıkış, bellek yongasının mantık yongası üzerine istiflenmesiyle gerçekleştirilir. Bellek yongası, aşağıdaki şekilde gösterildiği gibi 3 boyutlu TSV aracılığıyla mantık yongasına ve alt tabakaya bağlanır.

Wide-IO, TSV mimarisinin dikey istifleme paketleme avantajlarına sahiptir ve bu da akıllı telefonlar, tabletler ve el tipi oyun konsolları gibi mobil cihazların ihtiyaçlarını karşılayacak hız, kapasite ve güç özelliklerine sahip mobil bellekler oluşturmaya yardımcı olur. Ana hedef pazarı, düşük güç tüketimi gerektiren mobil cihazlardır.  9．FoverosDaha önce tanıtılan EMIB gelişmiş paketleme teknolojisine ek olarak, Intel ayrıca Foveros aktif entegre yonga teknolojisini de piyasaya sürdü. Intel'in teknoloji tanıtımında Foveros, heterojen entegrasyon için 3 boyutlu yüz yüze yonga yığını olarak adlandırılıyor; üç boyutlu yüz yüze heterojen entegre yonga yığını. EMIB ve Foveros arasındaki fark, ilkinin 2 boyutlu paketleme teknolojisi, ikincisinin ise 3 boyutlu istifleme paketleme teknolojisi olmasıdır. 2 boyutlu EMIB paketleme yöntemiyle karşılaştırıldığında, Foveros küçük boyutlu ürünler veya daha yüksek bellek bant genişliği gereksinimlerine sahip ürünler için daha uygundur. Aslında, yonga performansı ve işlevleri açısından EMIB ve Foveros arasında çok fazla fark yoktur. Her ikisi de farklı özelliklere ve işlevlere sahip yongaları entegre ederek farklı roller üstlenir. Bununla birlikte, boyut ve güç tüketimi açısından Foveros 3 boyutlu istiflemenin avantajları ortaya çıkmaktadır. Foveros tarafından iletilen her bir veri bitinin gücü çok düşüktür. Foveros teknolojisi, bump aralığının azaltılması, yoğunluğun artırılması ve yonga istifleme teknolojisi ile başa çıkmak zorundadır. Aşağıdaki şekilde Foveros 3D paketleme teknolojisinin şematik diyagramı gösterilmektedir.

İlk Foveros 3D yığınlı anakart çipi olan LakeField, 10nm Ice Lake işlemciyi ve 22nm çekirdeği entegre ediyor. Tam PC işlevlerine sahip olmasına rağmen sadece birkaç sent büyüklüğünde. Foveros daha gelişmiş bir 3D paketleme teknolojisi olsa da EMIB'in yerini tutmuyor. Intel, sonraki üretim aşamalarında ikisini birleştirecek.  10．Co-EMIB（Foveros + EMIB）Co-EMIB, EMIB ve Foveros'un birleşimidir. EMIB esas olarak yatay bağlantılardan sorumludur ve farklı çekirdeklere sahip çiplerin bir yapboz gibi bir araya getirilmesine olanak tanır. Foveros ise dikey olarak, tıpkı yüksek katlı bir bina inşa etmek gibi istiflenir. Her kat tamamen farklı bir tasarıma sahip olabilir. Örneğin, birinci kat bir spor salonu, ikinci kat bir ofis binası ve üçüncü kat bir daire olabilir. EMIB ve Foveros'u birleştiren paketleme teknolojisine Co-EMIB denir ve bu, çiplerin istiflenirken yatay olarak birleştirilmeye devam etmesine olanak tanıyan daha esnek bir çip üretim yöntemidir. Bu nedenle, bu teknoloji, daha büyük bir çip sistemi oluşturmak için EMIB aracılığıyla birden fazla 3D Foveros çipini bir araya getirebilir. Aşağıdaki resim, Co-EMIB teknolojisinin şematik diyagramıdır.

Co-EMIB paketleme teknolojisi, tek bir çipin performansına benzer bir performans sağlayabilir. Bu teknolojinin anahtarı, çok yönlü bağlantı teknolojisi olan ODI'dir (Omni-Directional Interconnect). ODI'nin iki farklı türü vardır. Farklı katmanları birbirine bağlayan asansör tipi bağlantılara ek olarak, farklı üç boyutlu yapıları birbirine bağlayan üst geçitler ve katmanlar arasında ara katmanlar da bulunur; bu da farklı çip kombinasyonlarının son derece yüksek esnekliğe sahip olmasını sağlar. ODI paketleme teknolojisi, çiplerin hem yatay hem de dikey bağlantılara sahip olmasını mümkün kılar.

Co-EMIB, çip tasarım düşüncesini geçmişteki düz yapboz yaklaşımından istiflenebilir bloklar yaklaşımına dönüştüren yeni bir 3D + 2D paketleme yöntemi kullanıyor. Bu nedenle, kuantum hesaplama gibi devrim niteliğindeki yeni hesaplama mimarilerine ek olarak, CO-EMIB'in mevcut hesaplama mimarisini ve ekosistemini koruma ve sürdürme konusunda en iyi uygulama olduğu söylenebilir.

11．SoIC

TSMC-SoIC olarak da bilinen SoIC, TSMC tarafından önerilen yeni bir teknolojidir - Entegre Çip Üzerinde Sistem (System-on-Integrated-Chips). TSMC'nin SoIC teknolojisinin 2021 yılında seri üretime geçmesi bekleniyor. Peki SoIC tam olarak nedir? Sözde SoIC, 10 nanometrenin altındaki wafer seviyesinde süreçleri entegre edebilen yenilikçi bir çoklu çip yığını teknolojisidir. Bu teknolojinin en belirgin özelliği, daha yüksek entegrasyon yoğunluğu ve daha iyi çalışma performansı sağlayan, bağlantı noktası olmayan (no-bump bonding) yapısıdır. SoIC iki teknik form içerir: CoW (Chip-on-wafer) ve WoW (Wafer-on-wafer). TSMC'nin açıklamasına göre, SoIC, WoW wafer-wafer veya CoW chip-wafer'ın doğrudan bağlama (Bonding) teknolojisidir ve Ön Uç 3D teknolojisine (FE 3D) aittir; yukarıda bahsedilen InFO ve CoWoS ise Arka Uç 3D teknolojisine (BE 3D) aittir. TSMC ve Siemens EDA (Mentor), SoIC teknolojisi konusunda iş birliği yapıyor ve ilgili tasarım ve doğrulama araçlarını piyasaya sürüyor. Aşağıdaki şekil, 3D IC ve SoIC entegrasyonunun karşılaştırmasını göstermektedir.

Özellikle, SoIC ve 3D IC'nin üretim süreçleri birbirine oldukça benzerdir. SoIC'nin anahtarı, tümsek içermeyen bir birleştirme yapısı elde etmektir ve TSV yoğunluğu da geleneksel 3D IC'ye göre daha yüksektir. Çok katmanlı çipler arasındaki bağlantı, son derece küçük TSV'ler aracılığıyla doğrudan gerçekleştirilir. Yukarıdaki şekilde, 3D IC ve SoIC'deki TSV yoğunluğu ve tümsek boyutunun karşılaştırması gösterilmiştir. SoIC'nin TSV yoğunluğunun 3D IC'ye göre çok daha yüksek olduğu görülebilir. Aynı zamanda, çipler arasındaki bağlantı da tümsek içermeyen doğrudan bağlama teknolojisini kullanır. Çip aralığı daha küçüktür ve entegrasyon yoğunluğu daha yüksektir. Bu nedenle, ürünleri geleneksel 3D IC'ye göre daha yüksek fonksiyonel yoğunluğa sahiptir.  12．X-KüpSamsung tarafından duyurulan X-Cube (eXtended-Cube), daha küçük bir alanda daha fazla bellek barındırabilen ve birimler arasındaki sinyal mesafesini kısaltabilen 3 boyutlu bir entegrasyon teknolojisidir. X-Cube, 5G, yapay zeka ve yüksek işlem gücü gerektiren giyilebilir veya mobil cihazlar ve uygulamalar gibi yüksek performans ve bant genişliği gerektiren süreçlerde kullanılır. X-Cube, daha küçük bir alanda daha fazla bellek barındırabilen mantık hücrelerinin üzerine SRAM'i yerleştirmek için TSV teknolojisini kullanır. X-Cube teknoloji gösteriminden de görülebileceği gibi, önceki çoklu çiplerin 2 boyutlu paralel paketlenmesinin aksine, X-Cube'un 3 boyutlu paketlemesi, birden fazla çipin üst üste istiflenmesine ve paketlenmesine olanak tanıyarak, nihai çip yapısını daha kompakt hale getirir. Çipleri bağlamak için kullanılan TSV teknolojisi, iletim hızını artırırken güç tüketimini azaltır. Bu teknoloji, 5G, yapay zeka, artırılmış gerçeklik, yüksek performanslı bilgi işlem, mobil çipler ve sanal gerçeklik gibi en ileri alanlarda kullanılacaktır.

X-Cube teknolojisi, çipler arasındaki sinyal iletim mesafesini önemli ölçüde kısaltır, veri iletim hızını artırır, güç tüketimini azaltır ve ayrıca müşteri ihtiyaçlarına göre bellek bant genişliğini ve yoğunluğunu özelleştirebilir. Şu anda X-Cube teknolojisi 7nm ve 5nm işlem süreçlerini desteklemektedir. Samsung, bu teknolojiyi yeni nesil yüksek performanslı çiplerde kullanmak için küresel yarı iletken şirketleriyle iş birliğine devam edecektir.  
    Özetlemek  Gelişmiş paketleme teknolojisiBu makalede, günümüzün en yaygın kullanılan 12 gelişmiş ambalaj teknolojisini açıklıyoruz. Aşağıdaki tablo, bu yaygın kullanılan gelişmiş ambalaj teknolojilerinin yatay bir karşılaştırmasını sunmaktadır.

Karşılaştırmadan da görülebileceği gibi, gelişmiş paketleme teknolojisinin ortaya çıkışı ve hızlı gelişimi esas olarak son 10 yılda gerçekleşmiştir. Entegrasyon teknolojisi başlıca 2D, 2.5D, 3D, 3D+2D, 3D+2.5D'yi içermektedir. Fonksiyonel yoğunluk da düşük, orta, yüksek ve son derece yüksek olarak sınıflandırılmaktadır. Uygulama alanları arasında 5G, yapay zeka, giyilebilir cihazlar, mobil cihazlar, yüksek performanslı sunucular, yüksek performanslı bilgi işlem, yüksek performanslı grafik kartları ve diğer alanlar yer almaktadır. Başlıca uygulama üreticileri arasında TSMC, Intel ve SAMSUNG gibi tanınmış çip üreticileri bulunmaktadır; bu da gelişmiş paketleme ve çip üretiminin entegrasyonu trendini yansıtmaktadır.

Son olarak özetleyelim: Gelişmiş ambalajlamanın amacı şudur:

İşlevsel yoğunluğu artırın, bağlantı uzunluğunu kısaltın, sistem performansını iyileştirin ve genel güç tüketimini azaltın.

Gelişmiş paketleme, EDA araçları için de yeni gereksinimler ortaya koymaktadır. EDA araçlarının FIWLP, FOWLP, 2.5DTSV ve 3D TSV tasarımının yanı sıra çoklu alt tabaka tasarımını da desteklemesi gerekmektedir. Silikon ara katman ve paketleme alt tabakası (alt tabaka) genellikle bir üründe birlikte entegre edildiğinden, Synopsys, Cadence ve Siemens EDA (Mentor) gibi büyük EDA şirketleri, gelişmiş paketlemenin tasarımını ve doğrulanmasını desteklemek için yeni araçlar piyasaya sürmüştür.

Aşağıdaki şekil, Siemens EDA XPD aracının gelişmiş paketleme tasarımının ekran görüntüsünü göstermektedir. Tasarım, 3D TSV ve 2.5D TSV tasarımı, ara katman, alt tabaka, flip-chip, mikro bağlantı, BGA ve diğer unsurları içermekte olup, EDA aracında ayrıntılı ve doğru bir şekilde yansıtılmıştır. Gelişmiş paketlemenin ayrıntılı tasarım yöntemleri için, yakın gelecekte yayınlanacak olan "SiP Teknolojisine Dayalı Mikrosistemler" adlı yeni kitaba bakınız.

Tipik gelişmiş paketleme tasarımı (Siemens EDA XPD tasarım ekran görüntüsü)

Yasal Uyarı: Bu makale, fikri mülkiyet haklarının korunmasını destekleyen "SiP ve Gelişmiş Ambalaj Teknolojisi"nden yeniden yayınlanmıştır. Yeniden yayınlarken lütfen orijinal kaynağı ve yazarı belirtin. Herhangi bir telif hakkı ihlali durumunda, lütfen silinmesi için bizimle iletişime geçin.

Şirket telefon numarası: +86-0755-83044319
Faks: +86-0755-83975897
E-posta: 1615456225@qq.com
QQ: 3518641314 Yönetici Li

QQ: 332496225 Yönetici Qiu

Adres: Shenzhen, Longhua Yeni Bölgesi, Minzhi Caddesi No. 1079, Zhantao Teknoloji Binası, C Binası, Oda 809