В современном мире спрос на передачу данных растет с каждым днем. Объем данных, потребляемых людьми ежедневно при просмотре видео, продолжает увеличиваться. С распространением смартфонов, компьютерных приложений, центров обработки данных и обмена информацией на большие расстояния, спрос на различные пропускные способности продолжает расти. Этот спрос, в свою очередь, подтолкнул полупроводниковую промышленность к дальнейшему развитию и ускорению разработки беспроводных, проводных и оптических интерфейсов. Несколько лет назад предельная скорость составляла около 10 Гбит/с. В последнее время каналы связи работают на скоростях 56 Гбит/с и даже 112 Гбит/с.

Для таких высокоскоростных интерфейсов связи разработчикам микросхем необходимо ограничить паразитную емкость встроенных в кристалл устройств защиты от электростатического разряда (ESD), подключенных к интерфейсу. Поскольку традиционные методы защиты от ESD имеют недостатки, требуются специальные аналоговые схемы ввода-вывода. В данной статье демонстрируются проверенные на кремнии решения для защиты от ESD для TSMC 28 нм в КМОП-процессах и TSMC 16 нм, 12 нм и 7 нм в FinFET-процессах. Паразитная емкость решений для защиты от ESD снижена до менее чем 100 фФ, а для некоторых приложений кремниевой фотоники — даже до менее чем 20 фФ.

На рисунке 1 показан традиционный метод имитации электростатического разряда модуля I/O PAD. Он состоит из диода, соединяющего Vss с модулем I/O PAD, и диода, соединяющего модуль I/O PAD с Vdd, а также ограничителя питания/шины между Vdd и Vss [1-5].

Разработчикам интегральных схем нравится эта схема, потому что эти два типа диодов просты в реализации, имеют небольшую площадь кремниевой подложки и довольно низкую паразитную емкость.

Рисунок 1: Традиционные методы защиты от электростатического разряда, применяемые ко многим модулям ввода/вывода PAD: один диод от Vss к вводу/выводу и другой диод от ввода/вывода к Vdd. Для комбинации воздействия 1/2 используется один ограничитель мощности.

Для чувствительных узлов разработчики ИС добавляют разделительный резистор между входами/выходами и схемой, чтобы расширить диапазон допустимого тока электростатического разряда (ESD). Если функциональная схема не может справиться с током электростатического разряда (ESD), после разделительного резистора добавляют дополнительный ограничитель (рис. 2).

Рисунок 2: Иногда разработчики ИС добавляют резистор между модулем ввода/вывода и схемой, а также устанавливают небольшой вторичный ограничитель перед чувствительной схемой. Это расширяет диапазон параметров проектирования с учетом электростатического разряда.

У этого простого подхода есть несколько проблем, особенно при работе с высокоскоростными интерфейсами:

(1) Сопротивление изоляции серьезно влияет на высокоскоростную работу и увеличивает шум.

(2) ESD-диоды могут создавать чрезмерную паразитную емкость между сигнальным PAD и линией питания.

(3) Из-за шумовой связи между PAD и Vdd, или из-за того, что напряжение сигнала может быть выше опорного напряжения Vdd, или из-за проблем с согласованием, некоторые интерфейсы не выдерживают воздействия напряжения, вызванного диодом модуля I/O PAD на Vdd.

(4) Для чувствительных узлов общее падение напряжения на ожидаемом пути тока электростатического разряда может быть выше, чем напряжение неисправности функциональной цепи [5].

Простой способ уменьшить емкость (вопрос 2) и повысить устойчивость к напряжению (вопрос 3) — использовать 2 или более диодов последовательно. Однако это приводит к большему падению напряжения при воздействии электростатического разряда, что усугубляет проблему 4. В 2017 году была предложена альтернатива с новой биполярной концепцией [6-7].

В этой статье рассматривается проект, в котором разработчик ИС заменил традиционный подход с двумя диодами для защиты от электростатического разряда (ESD) концепцией локального ограничения защиты, как показано на рисунке 3. Если функциональная работа не может выдержать переход диода из состояния «IN» в состояние Vdd, его можно удалить. Это типично для отказоустойчивых, с возможностью горячего подключения, с открытым стоком на выходе, с холодным режимом ожидания на входе или с интерфейсами, устойчивыми к перенапряжению [8].

Рисунок 3: Упрощенная принципиальная схема с локальной защитой от электростатического разряда. Если требуется работоспособность, диод между IN и Vdd можно удалить. В некоторых случаях между Vdd и "IN" добавляется еще один ограничитель.

Метод локального зажима имеет множество преимуществ:

(1) Снизить зависимость от сопротивления шины

(2) Падение напряжения в условиях электростатического разряда значительно снижается без необходимости использования разделительных резисторов, что делает его очень подходящим для чувствительных узлов.

(3) Предоставляет различные варианты уменьшения паразитной емкости (см. пример ниже)

(4) Каждый вывод/вывод PAD может быть оптимизирован отдельно. Например: Некоторые PAD могут потребовать более высокой устойчивости к электростатическому разряду, иначе они не смогут выдержать разряд диода между выводом/выводом и Vdd.

В следующем примере исследования обобщены несколько методов локального ограничения с (сверх)низкой паразитной емкостью для защиты высокоскоростных интерфейсов SerDes, начиная от 28-нм CMOS и заканчивая 7-нм FinFET. В примере исследования использовались различные типы локального ограничения на основе тиристоров (рис. 4). Ранее для защиты беспроводных интерфейсов LNA использовались тиристоры, управляемые диодами, и тиристоры, активируемые электростатическим разрядом [9].

Рисунок 4: Два зажима для защиты от электростатического разряда, использованные в рассматриваемом примере. Как только уровень вход-выход повышает падение напряжения на диоде (анод-G2) выше напряжения Vdd, срабатывает устройство Sofics ESD-on-SCR. Как только анод G2 и триггерный диод смещаются в прямом направлении, устройство Sofics DTSCR включается.

1.FPGA 28 нм, SerDes 28 Гбит/с

Для ряда передовых FPGA-продуктов, изготовленных по 28-нм техпроцессу TSMC, заказчикам требуются специализированные блоки защиты от электростатического разряда (ESD). Интерфейс SerDes 28 Гбит/с требует следующих характеристик:

Паразитная емкость значительно ниже 100 фФ.

Уровень электростатического разряда: > 1 кВ HBM; > 250 В CDM

Для локальной защиты интерфейсов передатчика и приемника была выбрана уменьшенная версия ограничителя Sofics DTSCR. За разделительным резистором добавлен вторичный локальный ограничитель CDM для защиты тонкого затворного оксида в корпусе приемника (рис. 5). Паразитная емкость DTSCR, обратного диода и металлических соединений поддерживается ниже 80 фФ.

Рисунок 5: Схема приемного каскада SerDes (вход) 28 Гбит/с, показывающая локальное ограничение сигнала DTSCR и вторичную защиту для повышения уровня защиты CDM.

Для соответствия спецификации S11 – потери на отражение – индуктор включен последовательно с DTSCR (рисунок 6). Соответствует всем спецификациям, включая CDM. Устройство FPGA достигает напряжения более 300 В с пиковым током 4.5 А. Все результаты анализа были представлены на мероприятии IEW 2011 [10].

Рисунок 6: Для соответствия спецификации S11 индуктор включен последовательно с DTSCR. Катушка уменьшает пиковое значение S11 на частотах 10 ГГц и 20 ГГц.

2. Универсальный SerDes 16 нм, 28 Гбит/с

Высокоскоростные (для центров обработки данных) коммуникационные чипы с SerDes 28 Гбит/с, изготовленные по 16-нм техпроцессу, требуют специализированных решений для защиты от электростатического разряда.

Локальные устройства защиты от электростатического разряда должны соответствовать следующим требованиям:

- Защита чувствительных транзисторов с тонким оксидным слоем и напряжением питания 0.8 В от короткого замыкания при воздействии электростатического разряда ниже 3.3 В.

- Низкий уровень утечки электростатического разряда, менее 10 нА при высокой температуре (125 °C)

- Небольшие размеры кремниевого кристалла позволяют размещать несколько каналов на одном коммуникационном чипе.

-Нет резистора

-> 2кВ НБМ

Максимальная емкость перехода при электростатическом разряде составляет 100 фФ.

Рисунок 7: Схема концепции защиты дифференциальных пар интерфейсов передатчика. К обоим путям дифференциальной пары добавлены локальный ограничитель и параллельный обратный диод.

На основе всестороннего анализа микросхем, созданных по 16-нм технологии FinFET от TSMC, в качестве локального ограничительного устройства была выбрана концепция ESD-on-SCR. Данные TLP показаны на рисунке 8.

Защитите тонкооксидные транзисторы с током утечки более 2 ампер на площади менее 1.000 мкм². Утечка при высоких температурах составляет приблизительно 1 нА.

Рисунок 8: Измерение TLP устройства ESD на тиристоре, используемом в качестве локального ограничителя тока. Устройство достигает тока более 2 А, прежде чем достигнет напряжения неисправности тонкооксидных транзисторов.

Рисунок 9: Моделирование емкостного воздействия электростатического разряда на тиристор (Spice). Емкость остается ниже целевого уровня в 100 фФ в диапазоне напряжений PAD.

Для обеспечения того, чтобы защита от электростатического разряда не влияла на работу высокоскоростных SerDes, паразитная емкость перехода моделируется на напряжении PAD, как показано на рисунке 9. Для моделирования емкостной нагрузки блока электростатической защиты используется эквивалентная модель на основе диодного перехода.

3. Кремниевая фотоника 28 нм, 28 Гбит/с

Несколько компаний, работающих над новыми оптическими трансиверами, обратились к нам за поддержкой. Для обычных низкоскоростных входов/выходов (1.8 В) достаточно предоставленной производителем библиотеки аналоговых/цифровых входов/выходов. Требования к электростатическому разряду для этих контактных площадок составляют 2 кВ HBM.

С другой стороны, аналоговый ввод-вывод в библиотеках микросхем, выпускаемых производителями, приводит к чрезмерной паразитной емкости высокоскоростных интерфейсов. Разработчики требуют, чтобы общая емкость, подверженная электростатическому разряду, была снижена до менее чем 15 фФ.

28-нм CMOS SoC интегрирован с кремниевой фотоникой в ​​общий/гибридный интегрированный корпус (рис. 10). Поскольку эта сборка методом флип-чип выполняется в среде с контролируемым электростатическим разрядом (ESD), уровень защиты от ESD может быть снижен до 200 В HBM без влияния на выход годных изделий.

Рисунок 10: (Пример) Упаковка электронных ИС (драйверов) на кремниевых фотонных устройствах с использованием процесса флип-чип-бондинга (IOP 2016 [11]).

Рисунок 11: Упрощенная схема передачи/выхода, используемая в интерфейсе SerDes кремниевой фотоники.

Интерфейс 28 Гбит/с использует концепцию дифференциальной пары, как показано на рисунке 11. Для обеспечения высокой скорости переключения необходимо создать функциональную схему с напряжением 1 В, используя транзисторы с напряжением 0.9 В. Однако эти транзисторы сужают доступный диапазон значений ESD для сигналов Rx и Tx до 4 В.

К другим требованиям к защите от электростатического разряда относятся низкий уровень утечки и малая площадь кремниевого кристалла.

Конструкция защиты от электростатического разряда включает в себя полную концепцию локального ограничения напряжения, как показано на рисунке 12. Интегрировано ограничение напряжения питания на уровне 1 В, чтобы гарантировать локальную обработку всех стрессовых воздействий на интерфейсе и исключить влияние сопротивления шины. Вся конструкция ограничения изолирована от подложки для уменьшения шума от подложки, который может возникать от цифровых схем, расположенных дальше на кристалле.

Рисунок 12: Схема полного метода локальной защиты для узлов Rx и Tx схемы SerDes (слева). Устройства защиты от электростатического разряда на основе тиристоров. В ту же схему интегрирован ограничитель напряжения 1 В на основе тиристоров (справа). Общая площадь защиты от электростатического разряда составляет 683.75 мкм².

Общая паразитная емкость модуля ввода/вывода состоит из различных составляющих. Емкость перехода легко определяется из предоставленной производителем модели диода в Spice. Металлические соединения локального ESD-защитного элемента добавляют значительную емкость. Паразитную емкость металла можно определить с помощью экстракции PEX. Уменьшение ширины металлических соединений снижает емкость, но также снижает стабильность линии. Минимальная ширина металлических соединений определяется путем приложения ESD-напряжения к различным металлам.

Если заказчикам требуется защита от электростатического разряда с использованием сверхнизкой емкости (значительно ниже 100 фФ), то в комплект для извлечения PEX-труб будет включена металлическая заглушка.

В результате итеративного процесса (разметка, извлечение PEX) общая паразитная емкость цепи защиты от электростатического разряда была снижена до менее чем 15 фФ. На приведенной ниже диаграмме показаны различные этапы этого процесса. На графике ниже (рисунок 13) показана зависимость емкости конденсатора от напряжения смещения на PAD.

Для предотвращения шунтирования высокочастотных сигналов на землю необходимо уменьшить паразитную емкость относительно земли.

Уравнение 1: Емкостное сопротивление Xc (в омах) обратно пропорционально частоте сигнала (f) и емкости (C).

На высоких частотах (>50 ГГц) паразитная емкость проявляется в виде сопротивления относительно земли. Это сопротивление должно быть достаточно высоким. Конденсатор емкостью 15 фФ имеет сопротивление около 200 Ом на частоте 50 ГГц.

В процессе итераций для уменьшения влияния металлических соединений на паразитную емкость использовались определенные правила.

-Удалить ненужные сквозные соединения

- Максимально уменьшите количество металла 1 и разместите его только поверх соединительной зоны рассеивания. 

- Предотвратить прохождение металлического слоя 1 через зону соединения.

- Вертикальное (восходящее) соединение

Даже если паразитная емкость уменьшается с помощью вышеуказанных методов, 42% паразитной емкости на современных технологических узлах все еще связано с металлическими соединениями.

Рисунок 13: Паразитная емкость на входном/выходном напряжении (только общая и емкость перехода).

Метод локального зажима, показанный на рисунке 12, был сопоставлен с двумя другими концепциями с использованием нестационарных симуляций напряжений HBM ESD в программе Spice.

- Концепция 1: Предлагаемое локальное зажимание

- Концепция 2: Модуль ввода/вывода PAD, предоставленный Foundry (двухдиодный и основной силовой ограничитель, предложенный Foundry).

- Концепция 3: Комбинация двойного диода и ограничителя напряжения Sofics 1 В для защиты сердечника.

Из рисунка 14 видно, что концепции 2 и 3 создают падение напряжения, значительно превышающее напряжение неисправности (4 В) [12] чувствительных цепей на основе тонкооксидных транзисторов [12].

Рисунок 14: Моделирование переходных процессов в Spice при воздействии HBM. Были сравнены 3 концепции для проверки того, что падение напряжения на чувствительных узлах остается ниже максимума в 4 В во время воздействия ESD. Только рекомендуемое локальное ограничение напряжения может удерживать напряжение ESD ниже 4 В. Сравнения проводились с использованием воздействия HBM 1 кВ и масштабирования устройства ESD до 1 кВ для обеспечения устойчивости. Моделирование обратного хода локального ограничения SCR с использованием комбинированной модели NPN/PNP.

4. Кремниевая фотоника 7 нм FinFET

Для дальнейшего увеличения пропускной способности оптических межсоединений (до 56 Гбит/с) наши клиенты внедрили технологию FinFET 7 нм от TSMC.

Предложенное решение аналогично рисунку 12. Были созданы две версии защиты от электростатического разряда: одна с паразитной емкостью 50 фФ, а другая — с малой емкостью менее 15 фФ. В статье будут рассмотрены эти примеры.

Предварительные испытания 7-нм FinFET-процесса TSMC показывают, что локальная схема подавления электростатического разряда на тиристоре дает желаемый эффект (рис. 15).

В 7-нм технологии напряжение отказа основных транзисторов (затвор-исток и сток-исток) составляет около 3 В. К счастью, во многих приложениях SerDes имеется больший запас по напряжению благодаря последовательному соединению других транзисторов (рис. 11). Согласно принципу работы схемы, напряжение отказа в таких схемах составляет около 4-5 В.

В двух конструкциях высокоскоростных интерфейсов интегрированы 7-нм ESD-зажимы. На момент написания статьи образцы этих изделий еще не получены, поэтому данные CDM пока недоступны.

Рисунок 15: TLP-анализ концепции защиты от электростатического разряда на тиристоре (ESD-on-SCR) на основе 7-нм технологии TSMC. Защита чувствительных транзисторов ядра. Это эталонное устройство для работы при напряжении HBM 2 кВ было уменьшено до версий на 15 фФ и 50 фФ для защиты высокоскоростных SerDes.

Суммировать

Традиционные концепции защиты от электростатического разряда с использованием «двойных диодов» для аналоговых модулей ввода-вывода сталкиваются с проблемами при защите высокоскоростных интерфейсов SerDes в современных CMOS- и FinFET-технологиях. Суммарное падение напряжения на диодах, резисторах шины и силовых ограничителях может легко превысить напряжение неисправности основного транзистора. Кроме того, «увеличение напряжения на диоде» добавляет ограничивающий фактор.

В данной работе представлены несколько примеров, в которых концепция двойного диода заменена локальным ограничителем электростатического разряда.

Модуль ввода/вывода PAD основан на запатентованной системе запуска диодами и устройствах ESD-on-SCR. Локальное ограничение снижает зависимость от сопротивления шины, уменьшает напряжение ограничения и позволяет оптимизировать каждый аналоговый ввод/вывод индивидуально. Кроме того, эти примеры показывают, что можно создать защиту от электростатического разряда с очень низкой паразитной емкостью и малой площадью кремния.

Данные основаны на специализированных микросхемах для тестирования на электростатический разряд (ESD) на передовых CMOS- и FinFET-технологиях. Аналоговые входы/выходы, используемые в данной работе, применяются более чем 20 компаниями для защиты высокоскоростных интерфейсов SerDes в 28-нм CMOS, 16-нм/12-нм и 7-нм FinFET-технологиях.

Предупреждение: Данная статья воспроизведена из издания "IP and SOC Design", которое поддерживает защиту прав интеллектуальной собственности. Пожалуйста, укажите первоисточник и автора перепечатки. В случае обнаружения каких-либо нарушений, пожалуйста, свяжитесь с нами для удаления публикации.